多协议服务器PHY由符合SATA 3.0规范的串行ATA（SATA）、符合PCIe 2.0基本规范的外围组件互连快车（PCIe）、支持管道接口规范、符合USB 3.0的通用串行总线（USB）、USB 2.0（USB高速和全速）和符合USB 3.0的USB 3.0组成。支持额外的PLL控制，参考时钟控制，和内置的功率门控控制导致较低的功率使用。此外，PHY广泛可用于不同的情况下，不同的功耗，因为上述低功率模式选项是可定制的。
多协议SerDes物理层IP由符合SATA 3.0规范的串行ATA（SATA）、符合PCIe 2.0基本规范并支持PIPE接口规范的PCIe、符合USB 3.0的通用串行总线（USB）、USB 2.0（USB高速和全速）和符合USB 3.0的USB 3.0组成。这个IP通过增加额外的PLL控制、参考时钟控制和内置的电源门控，达到低功耗的效果。此外，低功耗模式选项可根据客户需求进行定制，这个物理层IP能够适用于不同功耗的场景。
通用的SERDES IP，操作范围从1Gbps到12.5 Gbps
兼容PCIe/USB3/SATA基本规范
支持40位/32位/20位/16位并行接口
支持PCIe2（5.0Gbps）、USB3.0（5.0Gbps）和SATA3（6.0Gbps）
反向兼容2.5Gbps的PCIe
向后兼容1.5Gbps，3.0Gbps的SATA
灵活的参考时钟频率
在PCIe模式下支持100MHz差分参考时钟输入或输出（可选择使用SSC）
支持扩频时钟（SSC）的生成和接收：-5000ppm到0ppm
支持可编程的发射振幅和去重功能
支持在PCIe和USB3.0模式下的TX检测RX功能
支持在PCIe模式下的信标信号的产生和检测
支持在USB模式下的LFPS信号生成和检测
支持USB3.0模式下的低频周期信号（LFPS）生成和检测
通过高覆盖的高速BIST和环回进行优化
集成片上终端电阻和IO焊盘/凸块
嵌入式一、二级ESD保护
ESD：HBM/MM/CDM/锁存器，最高电压为2000V/200V/500V/100mA
在TSMC 28nm HPC+工艺节点上通过硅验证
交付件
应用程序说明/用户手册
行为模型和受保护的RTL代码
受保护的帖子布局网表和标准
延迟格式（SDF）
框架视图（LEF）
金属GDS（GDSII）
测试模式和测试文档
应用领域
电脑
电视机
数据存储
多媒体设备
记录仪
移动设备
