CXP主机IP符合CXP 1.1/1.1.1/2.0规范。CXP主机控制器IP的兼容功能，痛殴一个简单的接口得以实现，使它可以轻易地在各类低成本的设备上展现它的功能。CXP的主机接口可以是简单接口，也可以是AHB、AHB Lite、APB、AXI、AXI Lite、Tilelink、OCP、VCI、Avalon、PLB、Wishbone或定制总线等等连接方式.
符合CXP规范1.1/1.1.1/2.0。
完整的CXP主机功能。
最多支持4个连接。
支持以下通道：流通道、I/O通道、控制通道
支持8、10、12、14、16位深度。
支持以下高速下行连接的比特率：1.25 Gbps、2.50 Gbps、3.125 Gbps、5.00 Gbps、6.25 Gbps、10 Gbps、12.5 Gbps
支持以下低速连接的比特率：20.83 Mbps、41.66 Mbps
支持8B/10B编码和10B/8B解码。
支持CXP v2.0规范支持的所有视频格式的打包。
支持以下颜色格式。•Raw•Mono•Planar_1至Planar_15•BayerGR、BayerRG、BayerGB、BayerBG•RGB•RGBA•YUV_411、YUV_422、YUV_444•YCbCr601_411、YCbCr-601_422、YCbCr 601_444•YCbCr 709_411、ycbCr709_422、YCbcr709_444
支持根据CXP v2.0规范设置的引导寄存器。
支持来自不同流的数据包复用。
支持连接测试设施，以测试连接质量。
根据CXP 2.0版规范支持统一时间戳。
根据CXP 2.0版规范支持链路共享。
支持版本1.1.1规范的向后兼容性。•高速连接，最大比特率为6.25 Gbps。•具有20.83 Mbps比特率的低速连接。
可交付产品
CXP主机接口在源和网表产品中可用。
源产品在Verilog中交付。如果需要，还可以提供VHDL、SystemC代码。
具有Verilog测试用例的Verilog测试环境易于使用
Lint、CDC、合成、模拟脚本以及弃权文件
IP-XACT RDL生成的地址映射
固件代码和Linux驱动程序包
文档包含用户指南和发行说明。
