经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M Verification IPs 40G-100G 以太网 验证IP

40G-100G 以太网 验证IP

概述和功能介绍

以太网40G、100G验证IP验证了符合IEEE 802.3ba和IEEE 802.3bj要求的设计的MAC到PHY和PHY到MAC层接口,这些设计具有以太网40G、100G接口。它可以在使用SystemVerilog、Vera、SystemC、E和Verilog HDL的环境中运行。在以太网领域,曾为Intel、Cortina-Systems、Emulex和Cisco等企业创建过以太网产品的专家们开发了以太网40G、100G验证IP。我们清楚验证以太网产品所需的步骤。以太网40G、100G验证IP提供可选的Smart Visual Protocol Debugger,这是一个基于GUI的调试器,可加速调试过程。以太网40G、100G验证IP在SystemVerilog、VMM、RVM、AVM、OVM、UVM、Verilog、SystemC、VERA、Specman E以及非标准验证环境中都得到了原生支持。


40G -100G-Ethernet-VIP-silicon-proven-ip-supplier-in-china

 

功能描述
  • 支持1G

  • 支持GMII

  • 支持TBI(即8b/10b PCS输出)

  • 支持 SGMII(10M/100M/1000M),符合规范 1.8

  • 支持符合规范 1.2 的 QSGMII

  • 支持符合规范 3.0 和 3.1 的 USGMII(5G 和 10G)

  • 支持RGMII(10M/100M/1000M),RTBI符合规范2.0,支持1000Base-KX

  • 支持 1GBASE-SX 和 1GBASE-LX

  • 支持第 73 条背板自动协商

  • 对于 1000Base-KX,支持第 37 条自动协商

  • 支持SGMII、QSGMII自动协商

  • 支持USGMII自协商和数据包

  • 支持全双工和半双工操作

  • 支持 40G 符合 802.3ba

  • 支持XLGMII

  • 支持 40GBase-KR4/40GBase-CR4/40GBase-SR4/40GBase-LR4 和 XLAUI

  • 支持FEC、支持扰码

  • 支持背板自协商

  • 支持Link训练

  • 支持 100G(符合 802.3ba 和 802.3bj)

  • 支持100GBase-KR10/100GBase-CR10/100GBase-SR10

  • 支持100GBase-ER4/100GBase-LR4

  • 支持100GBase-KR4/KR/KR/R

  • 支持启用 PMA 的 100GBASE-KP4。

  • 支持CAUI_4和CAUI10

  • 支持RS_FEC(第91条)和Fire-code FEC

  • 支持符合第 22 条和第 45 条的 MDIO 从站和主站模型

  • 支持毛刺插入检测

  • 支持串行协议的 CDR

  • 支持上层协议

  • 完全支持 IEEE 802.1AZ 支持 IEEE 1588-2002 和 IEEE 1588-2008

  • 支持每层所有类型的 TX 和 RX 错误插入/检测。

  • 缺少 SPD/EPD/SFD 成帧错误

  • SFD 在错误车道上

  • CRC 错误、通道倾斜插入

  • 无效的 /D/ 和 /K/ 字符注入

  • 可变前导码和 IPG 插入 附带 Tx BFM、Rx BFM 和监视器

交付件

  • 包含所有 MIPI DSI-2 测试用例的完整回归套件。

  • 示例展示了如何连接各种组件以及 Tx、Rx 和 Monitor 的用法。

  • 验证环境中使用的所有类、任务和函数的详细文档。

  • 文档还包含用户指南和发行说明。