经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M USB 14SF+工艺的USB 2.0 PHY IP

14SF+工艺的USB 2.0 PHY IP

概述和功能介绍

USB2.0 PHY IP是完整的物理层(PHY)IP解决方案,具有卓越的性能和低功耗模式。这个USB 2.0高速收发器,可与主机、设备或OTG功能控制器一起使用。USB2.0 PHY IP遵循UTMI+ 3级规范,支持全速(12 Mbps)和低速(1.5 Mbps)数据速率。这个IP能够链接众多混合信号电路,提供480Mbps的高速数据传输。USB2.0 PHY IP还支持扩展的USB电池充电标准,适用于移动类和消费电子类产品应用准。USB2.0 PHY IP能够移植到众多晶圆厂和对应的节点实施,包括 "TSMC 28HPC+, TSMC 40LP, TSMC 40LL, UMC 28HPC, UMC 40LP, UMC 55SP, UMC 55EF, SMIC 14SF+, SMIC 40LL, SMIC 55LL"。这个USB2.0 PHY IP收发器较小的芯片尺寸和低功耗对性能不影响数据吞吐量。这个IP完全支持主机和设备功能,提供了一个完整的片上物理收发器解决方案,具有静电放电(ESD)保护功能,由内部PLL提供的时钟生成块,以及电阻终端校准电路

 

功能描述
  • 符合USB2.0和USB1.1规范要求

  • 符合UTMI规范版本级别3。

  • 支持HS(480Mbps)/FS(12Mbps)/LS(1.5Mbps)模式

  • 所有需要的终端都位于芯片内部,包括DP和DM上的1.5Kohm上拉,以及DP和DM上的15Kohm下拉,HS/FS的16位、30MHz或8位、60MHz并行接口

  • 传输数据流的序列化和接收数据流的反序列化

  • USB数据恢复和时钟恢复在接收上

  • 集成位填充和NRZI编码的传输

  • 集成位非填料和NRZI解码的接收

  • 传输包的SYNC和EOP生成,接收包的检测

  • 替换外部参考电阻的内外部参考电阻

内置自检

 

  • 支持USB暂停状态和远程唤醒

  • 支持检测USB复位,暂停和恢复信号

  • 支持USB 2.0规范中定义的高速识别和检测

  • 支持高速主机断开检测功能

  • 在SMIC 14SF工艺节点通过硅验证

交付件

 

  • 应用程序说明/用户手册

  • 行为模型和受保护的RTL代码

  • 受保护的帖子布局网表和标准

  • 延迟格式(SDF)

  • 框架视图(LEF)

  • 金属GDS(GDSII)

  • 测试模式和测试文档