USB 2.0 PHY IP Core是一个全物理层（PHY）IP解决方案，旨在实现卓越的性能和低功耗。用于主机、设备或OTG功能控制器的高速USB 2.0收发器由USB2.0 IP实现。遵循UTMI+3级规范的是USB2.0 PHY IP，它支持全速（12 Mbps）和低速（1.5 Mbps）数据速率。通过组合混合信号电路来提供480Mbps的高速数据流。USB2.0 PHY IP收发器设计为具有小芯片尺寸和低功耗，而不牺牲性能或数据吞吐量，具有带静电放电（ESD）保护的全芯片物理收发器解决方案、由内部PLL提供的时钟生成块和电阻器端接校准电路。
符合USB2.0和USB1.1规范
符合UTMI规范版本3级。
支持HS（480Mbps）/FS（12Mbps）/LS（1.5Mbps）模式
所有要求的终端，包括DP和DM上的1.5Kohm上拉，以及DP和DM的15Kohm下拉，都在芯片内部
用于HS/FS的16位、30MHz或8位、60MHz并行接口
串行化用于传输数据流，反串行化用于接收数据流
USB数据恢复和接收时的时钟恢复
用于传输的集成比特填充和NRZI编码
用于接收的集成比特解填充和NRZI解码
发送数据包的SYNC和EOP生成以及接收数据包的检测
替代外部参考电阻器的内部参考电阻器
用于生产测试的内置自检
支持USB挂起状态和远程唤醒
支持检测USB重置、暂停和恢复信号
支持USB 2.0规范定义的高速识别和检测
支持高速主机断开检测
硅在台积电22ULP中得到验证
交付件
GDSII中具有层映射的IC布局数据
描述放置视图和布管视图的LEF文件
lib格式的时序和功率模型库
电路行为的Verilog HDL表示
带有SDF定时约束注释的电路网表
布局实施的设计指南和最佳实践
确认布局一致性和符合设计规则的报告s
