经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M MIPI 12FFC工艺的MIPI M-PHY V4.1 IP

12FFC工艺的MIPI M-PHY V4.1 IP

概述和功能介绍

MIPI M-PHY Gear 4 IP符合由SerDes PHY产品简介联盟定义的最新的MIPI储存IP 规范解决方案规范,M-PHY v4.1规范和UniPro v1.8规范和通用闪存(UFS)v3.0规范。这个IP专为移动设备设计,具有高带宽能力的串行接口技术,支持高达11.6Gbps的HSGears4数据传输速率。这个IP具有低引脚数和高效的功率效率。MIPI M-PHY Gear 4 IP兼容RMMI接口,能够适配UniPro控制器和UFS控制器。MIPI M-PHY通过低成本的内置自测试(BIST)提供了强大的可测试性,以及提供针对嵌入式系统的接收机眼数据监控和调试功能。

 

功能描述
  • 符合M-PHY规范4.1,UniPro规范1.8,UFS规范3.0
  • 支持HS-MODE Gear4(A/B),数据速率高达11.6Gb/s,并向后兼容
  • 支持LS-MODE PWM-G1到PWM-G5,数据速率最高可达144Mb/s
  • 支持参考UFS规范中定义的19.2/26/38.4/52MHz时钟频率。
  • 支持I型应用程序的RMMI接口
  • 打开接收器进行监控和调试
  • 支持针对低成本CP/FT的内置自测试(BIST)
  • 在TSMC 12FFC工艺中通过硅验证

交付件

  • 应用程序说明/用户手册
  • 行为模型和受保护的RTL代码
  • 受保护柱布局网表和标准延迟格式(SDF)
  • 库(LIB)
  • 框架视图(LEF)
  • 金属GDS(GDSII)
  • 测试模式和测试文档