MIPI D-PHY模拟TX IP完全符合 D-PHY v1.2规范,支持MIPI Camera串行接口(CSI-2)和显示串行接口(DSI协议)。这个TX PHY IP有1个时钟通道和4个数据通道,其中模拟前端用于生成和接收电水平信号和数字后端用于控制I/O功能。内部终端电阻具有自动校准功能-PHY是一个MIPI DSI PHY(MIPI TX DPHY)包括一个PLL,一个时钟通道和四个数据通道,用于MIPI DSI数据传输,同时D-PHY可以作为一个5V容差的GPIO库。
符合MIPI联盟标准的D-PHY v1.2 规范
支持符合MIPI规范的标准PPI接口
支持在高速模式下的同步传输,比特率为80-2500 Mb/s
支持低功率模式下比特率的异步传输
支持超低功率模式、高速模式和逃逸模式
支持一个时钟通道和多达四个数据通道
数据通道支持在高速模式下的数据传输
支持对序列错误和争论的错误检测机制
支持争用检测
每个时钟和数据通道的可配置的倾斜选项
TX、RX和PLL的可测试性
在TSMC 28HPC+工艺节点通过硅验证
交付件
GDSII和层映射
位置-路由视图(.LEF)
自由库(.lib)
Verilog 行为模型
Netlist和SDF定时
布局指南,应用程序说明
LVS/DRC验证报告