经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M Verification IPs 快速 IO 验证IP

快速 IO 验证IP

概述和功能介绍

Rapid IO Verification IP 提供了一种验证RapidIO 双向两线总线的智能方法。 RapidIO 互连规范 4.1 版及更早版本与 RapidIO 验证 IP 兼容。物理层、传输层和逻辑层是RapidIO VIP的三个主要实现层。 SmartDV 的 RapidIO 验证 IP 中的 RapidIO 技术可用作并行 RapidIO 和串行 RapidIO (SRIO)。 RapidIO VIP 附带一个全面的测试套件,涵盖了大多数潜在场景。它以引导或极其随机的方式执行所有可以想象的协议测试,增加了生成大多数场景的潜力,以成功验证 SystemVerilog、VMM、RVM、AVM、OVM、UVM、Verilog、SystemC、VERA 等中的 DUT。


Rapid-IO-VIP-silicon-proven-ip-supplier-in-china

 

功能描述
  • 支持RapidIO规范1.3、2.0、2.1、2.2、3.0、3.1、3.2、4.0和4.1。

  • 支持串行 1x/2x/4x/8x 和 16x 物理通道。

  • 支持8b/10b和64b/67b编码和解码功能。

  • 支持扰码器/解扰器。

  • 支持 1.25 Gbaud、2.5 Gbaud、3.125 Gbaud、5 Gbaud、6.25 Gbaud、10.3125 Gbaud、12.5 Gbaud 和 25.78125 Gbaud 通道速率。

  • RapidIO 接口支持 66、50 和 34 位寻址。

  • 支持并行物理 8/16 位接口。

  • 支持所有类型的数据包和大小。

  • 支持所有类型的 IDLE 序列、控制和状态符号。

  • 支持8位、16位和32位设备ID。

  • 自动释放已确认数据包使用的资源。

  • 支持 I/O 系统、消息传递和全局共享分布式内存 (GSM)。

  • 支持通过消息与邮箱进行通信。

  • 支持流量控制的生成和反应。

  • 支持基于优先级的无序事务交付。

  • 支持关键请求流排序。

  • 在串行通道中插入错误非常灵活。

  • 支持错误管理扩展。

  • 提供具有多种错误类型的错误注入和错误检测,其中包括: • 数据包过小和过大。 • CRC 错误。 • 代码组插入无效。 • 无效的/K/ 字符插入。 • 通道倾斜插入。 • 控制符号错误。 • 不支持的数据包类型。

  • 支持数据包的取消和重试机制。

  • 支持所有类型的时序和协议违规检测。

  • 支持约束随机化。

  • 状态计数器用于跟踪各种事件,其中包括: • 损坏/未损坏的数据包。 • 损坏/未损坏的控制符号。 • 数据包类型。 • CRC 错误。 • 检测到的错误总数

交付

  • 完整的测试套件可测试 RapidIO 规范的每个功能以及 RIO LAB 测试套件。

  • 示例展示了如何连接各种组件以及 BFM 和 Monitor 的用法。

  • 验证环境中使用的所有类、任务和函数的详细文档。

  • 文档还包含用户指南和发行说明