经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M HDMI 40LP工艺的HDMI 2.0 RX PHY IP

40LP工艺的HDMI 2.0 RX PHY IP

概述和功能介绍

HDMI 2.0 Rx IP 是符合 HDMI 2.0b 规范的 IP ,可以接收 HDMI 信号。这个IP由两个模块组成:物理层 (PHY) 和链路层。PHY 是向上兼容 DVI 接收器的,采用 TSMC 28HPC+ CMOS 逻辑工艺实现为硬 IP,而链路层是实现为可综合的软 IP。它内置了 HDCP (高带宽数字内容保护) 加密,用于保护音视频内容的传输

 

功能描述
  • 与HDMI2.0b兼容

  • 支持HDCP 2.2/HDCP 1.4。

  • 支持CEA-861F/VESA DMT高达4K2K。

  • 支持3D格式(框架包装/并排的半部分/顶部和底部)。

  • 宽范围的信道速度可达6.0Gbps。

  • 深色模式支持每像素24、30和36位。

  • 可编程彩色空间转换器包括BT601/709/2020(NonConst)/RGB/xvYCC。

  • 可调的模拟特性。

  • 支持I2S、S/PDIF和DSD音频。

  • 1.8V/0.9V电源。

  • 完全可测试性。

  • 3D格式与帧包装/并排的一半/顶部和底部。

  • 在TSMC 40LP通过硅验证

交付件

  • RTL代码

  • 经过工艺合并得到的最终布局文件(GDS2规格)

  • 文件包括链接和PHY规范

  • SoC集成指南

  • 通过HDMI认证的董事会级设计指南