经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M DisplayPort 40LL工艺的V-by-One/LVDS Tx IP

40LL工艺的V-by-One/LVDS Tx IP

概述和功能介绍

V-by-One®HS技术旨在使用内部设备连接以高数据速率传输视频信号。创建发射器和接收器的要求在V-by-One®HS标准中列出。它有一个可用的8通道PHY和16通道PHY用于Tx和Rx,它支持高达4Gbps/通道。具有物理层IP的LVDS发送器。该IP具有20个通道(4 x 4D1C) LVDS驱动器,可以处理1.5Gbps的数据速率

 

功能描述
  • LVDS兼容的Tx

  • 数据被分成4组,每组包含4个数据

  • 每个车道/组可以单独打开/关闭 数据/时钟可以分配给组内任何车道

  • 每个差分信号通道的极性都可以翻转

  • 支持从168Mbps到1.5Gbps的数据速率

  • 支持减少摆动模式

  • X7倍增器PLL用于生成串行时钟

  • 可配置的模拟特性

  • PLL环路滤波器

  • PLL VCO增益

  • 差分电压 共模电压

  • 预加重强度

  • 在中芯国际40nm LL工艺中通过硅验证

交付件

  • 数据表

  • 集成指南

  • GDSII或幻影

  • GDSII层映射表

  • 用于LVS的CDL网络列表

  • LEF Verilog行为模型

  • 自由时序模型DRC/LVS/ERC结果