DHDLC IP是通用的HDLC传输协议的实现。这个IP的功能包括位填充、地址添加和检测，以及CRC16和CRC32的校验，还有独立的接收器和发送器FIFO缓冲区，可以提供中断和DMA接口请求的屏蔽功能。DHDLC是一个完全可伸缩的IP，可以根据高端或深度嵌入式项目的需求进行定制，支持多种接口，如8位类似SRAM的接口，32位完整的AXI4从接口，AXI4Lite接口，AHB和APB从接口等。这个IP还可以提供可选的帧状态缓冲区，存储帧大小和错误条件的信息。此外，接收器和发送器的FIFO缓冲器的大小是可配置的，未使用的特性也可以在合成前删除。DHDLC是一个适用于高级协议如PPP（点对点）、X.25、V.42、LAB-B、SDLC、ISDN等的优秀解决方案。
两个独立的接收机和发射机接口。
两个独立的，可配置的FIFO缓冲器
点填料和卸料
接收机的地址识别和发射机的地址插入
两个或一个字节地址字段
CRC-16和CRC-32的计算和检查
碰撞检测
字节对齐错误检测
用于空闲检测的可编程位数
NRZI编码支持
共享标志，共享零支持
垫子填充标志选项
发射机时钟生成
8位、16位、32位CPU接口
中断输出，以处理控制标志和fifo的填充
可配置的核心参数
交付件
源代码：
o VHDL源代码或/和
o VERILOG源代码或/和
加密或明文EDIF
VHDL和VERILOG测试平台环境
Active-HDL自动仿真宏
Model Sim自动仿真宏
带有参考响应的测试
技术文档
安装说明
HDL核规范
数据表
综合脚本
示例应用
技术支持
Applications
