HDMI接收器PHY（物理层）是单端口IP，符合HDMI 1.4所有规范。这个HDMI RX PHY为消费电子产品如HDTV提供了一个简单的系统LSI解决方案，并支持25MHz到225MHz的TMDS速率。HDMI接收器链路IP和配套的PHY协同工作，能够提供最高的效率。下面列出的所有Fab/Nodes都经过了硅验证：HDMI接收器的链路控制器，严格遵守HDMI 1.4a的要求（GF，三星，台积电，联电，中芯国际，意法半导体）。
这个IP专为消费电子领域的产品设计，位高清电视和AV接收器提供了一个简单的片上系统（SOC）实现。这个IP与互补HMDI接收器PHY IP结合使用时效果最佳。HDMI的基本操作可以根据需要进行更改
兼容HDMIv1.4版的接收器
支持从480i到1080i/p高清分辨率的数字电视
支持每像素的24位、30位和36位的颜色深度
HDMI版本1.4a，HDCP版本1.3和DVI版本1.0兼容的接收器
支持从480i到1080i/p高清分辨率的数字电视，以及从VGA到UXGA的PC电视
支持HDMI 1.4a规范中指定的3D视频格式
可编程的双向彩色空间转换器
符合EIA/CEA-861D
深色支持每像素16位
xvYCC增强色度法
所有的数据包接收，包括局域元数据数据包
支持RGB，YCbCr数字视频输出格式，包括ITU。656
24/30/36/48bit RGB/YCbCr 4:4:4
16/20/24位YCbCr 4：2：2
YCbCr4：2：2(国际电联。601和656)
1080p不支持48位模式
支持标准的SPDIF输出的立体声或压缩音频高达192 KHz
支持PCM，杜比数字，DTS数字音频输出通过4位I2S到8通道
兼容IEC60958或IEC61937
1位音频格式（超级音频CD)输出
高比特率压缩音频格式输出
I2C接口
配置寄存器可通过同步并行接口进行编程
与外部HDCP密钥存储器的接口
集成电缆终端
电缆自适应均衡器
可调的模拟特性
PLL波段宽度
VCO增益，BGR电压
电缆终端电阻值
DLL数字滤波器特性
集成音频PLL
3.3V/2.5V/1.0V电源
在ST 28FDSOI工艺节点中通过硅验证。
交付件
数据表和集成指南
GDSII或Phantom GDSII
层映射表
适用于LVS的CDL网络列表
Verilog 行为模型
自由定时模型
DRC/LVS/ERC结果
可配置的RTL代码
基于HDL的测试台和行为模型
测试用例
可配置的综合脚本
文件编制
设计指南
验证指南
合成指南
