经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M DDR HBM2 Controller IP

HBM2 Controller IP

概述和功能介绍

HBM2设计功能完整、便于使用、可配合集成的设计,符合HBM2 JESD235和JESD235A规范以及DFI 4.0或5.0版两种版本。HBM2拥有对各种低成本设备提供的一个简单接口,才使得它对HBM2各个规范的兼容性。 HBM2 IP设计可以在FPGA中得到验证。HBM2的主机接口可以是简单接口,也可以是AMBA AHB、AMBA AHB-Lite、AMBA APB、AMBAAXI、AMBA AXI-Lite、Tilelink、OCP、VCI、Avalon、PLB、Wishbone或Custom协议.

HBM2-Controller-silicon-proven-ip-supplier-in-china

功能描述
  • 支持HBM2协议标准JESD235和JESD235A规范

  • 符合DFI版本4.0或5.0规范。

  • 支持多达16个AXI端口,数据宽度可达512位。

  • 支持AXI写入和读取通道的可控未完成事务

  • 支持端口内仲裁和多端口仲裁。

  • 支持用户可编程页面策略。•关闭页面策略•打开页面策略

  • 支持错误检查和纠正(ECC)。

  • 支持ECC错误重试,重试限制由用户控制。

  • 支持ASIC和FPGA中的高时钟速度。

  • 支持写入和读取路径的低延迟。

  • 支持重新排序事务以提高性能。

  • 根据规范支持所有HBM2命令。

  • 支持2和4的突发长度。

  • 支持所有接口组。

  • 支持可编程的读/写延迟计时。

  • 支持银行分组。

  • 支持DRAM时钟禁用功能。

  • 支持低功耗控制功能。

  • 支持数据位启用/禁用功能。

  • 每个通道支持8、16、32和64个存储体。

  • 支持1:2 MC与PHY频率比。

  • 每个堆栈最多支持8个通道。

  • 支持扩展寻址。

  • 支持延长写入延迟和读取延迟。

  • 支持所有模式寄存器编程。

  • 支持写入和读取的数据总线反转(DBI)。

  • 支持传统模式和伪信道模式操作(伪信道模式为64 DQ宽度)。

  • 支持自刷新模式。

  • 支持1GB至128 GB的信道密度。。

  • 支持ECC。

  • 支持错误信号。

  • 支持DFI读/写芯片选择。

  • 支持写入数据屏蔽和数据选通功能。。

  • 支持输入时钟停止和频率变化。

  • 支持目标行刷新模式。

  • 支持温度补偿刷新报告。

  • 支持IEEE标准1500。

可交付的产品

  • HBM2接口在源和网表产品中可用。

  • 源产品以纯文本Verilog交付。如果需要,还可以提供VHDL、SystemC代码。

  • 具有Verilog测试用例的Verilog测试环境易于测试

  • Lint、CDC、合成、模拟脚本以及放弃的相关权利的文件

  • IP-XACT RDL生成的地址映射

  • 固件代码和Linux驱动程序包

  • 文档包含用户指南和发行说明。