概述和功能介绍

USB 2.0的物理层（PHY）IP解决方案配备有卓越的性能和低功耗模式。高速USB 2.0收发器通过USB2.0 IP实现，并可用于主机、设备、或OTG功能控制器。USB2.0 PHY IP支持全速（12 Mbps）和低速（1.5 Mbps）的数据传输速率，符合UTMI+3级之后等级的规范。这个设计通过结合多个混合信号电路，可以实现480Mbps的高速数据传输。此外，USB2.0 PHY IP还符合增强的USB电池充电标准，为消费电子设备和移动设备而设计。这个IP能够在众多晶圆厂和工艺节点上实用，包括“TSMC 28HPC+，TSMC 40LP，TSMC 40LL、UMC 28HPC、UMC 40LP、UMC 55SP、UMC 55EF、SMIC 14SF+，SMIC 40LL，SMIC 55LL”。此外，这个IP的性能和数据吞吐量不受USB2.0 PHY IP收发器的微小芯片尺寸和低功耗的影响。USB 2.0 PHY IP提供了一个完整的片上物理收发器解决方案，包括静电放电（ESD）保护，由内部PLL提供的时钟生成块，和电阻终止校准电路，能够完全启用主机和设备的功能

功能描述

• 符合USB2.0和USB1.1规范要求
• 符合UTMI级别3规范版本
• 支持HS（480Mbps）/FS（12Mbps）/LS（1.5Mbps）模式
• 所有需要的终端，包括DP和DM上的1.5Kohm下拉，以及DP和DM上的15Kohm下拉，都位于芯片内部
• HS/FS的16位、30MHz或8位、60MHz并行接口
• 传输数据流的序列化和接收数据流的反序列化
• 在接收上具有USB数据恢复和时钟恢复
• 集成位填充和NRZI编码的传输
• 集成位非填料和NRZI解码的接收
• 传输包的SYNC和EOP生成，接收包的检测
• 替换外部参考电阻的内外部参考电阻
• 内置自检
• 支持USB暂停状态和远程唤醒
• 支持检测USB复位，暂停和恢复信号
• 支持USB 2.0规范中定义的高速识别和检测
• 支持高速主机断开检测
• 在TSMC 28nm，TSMC 40nm，UMC 28nm，UMC 40nm，UMC 55nm，SMIC 14nm，SMIC 40nm，SMIC 55nm工艺上通过了硅验证
• 在TSMC 12FFC工艺上通过了硅验证

交付件

• 应用程序说明/用户手册
• 行为模型和受保护的RTL代码
• 受保护的帖子布局网表和标准
• 延迟格式（SDF）
• 框架视图（LEF）
• 金属GDS（GDSII）
• 测试模式和测试文档