概述和功能介绍

JESD204 CYCLIC FEC  IP 符合 JESD204C 版本规范。这个IP具有兼容性，为各种低成本设备提供简单接口。JESD204 CYCLIC FEC  IP已在FPGA环境中通过验证。此外，这个IP还支持多种主机总线接口，可轻松应用于任何设计架构，包括AHB、AHB-Lite、APB、AXI、AXILite、Tilelink、OCP、VCI、Avalon、PLB、Wishbone或定制总线。

功能描述

• 符合 JESD204 规范 JESD204C。

• 支持完整的 JESD204C FEC 功能。

• 这种 FEC（前向纠错）方法实现了 (2074, 2048) 二进制循环码，是循环 Fire 码 (8687, 8661) 的缩写。

• 支持 26 位奇偶校验位的 FEC。

• 支持高达 9 位突发错误的纠错。

• 支持流水线纠错机制。

• FEC 在检测和纠正多块中第一个加扰数据位的位错误时，延迟时间最少为 58 块。（687, 8661).

交付件

•  JESD204 CYCLIC FEC 接口有源代码和网表产品。

•  源代码产品以 verilog 格式提供，也可提供 VHDL、SystemC 语言的源代码。

•  易于使用的 Verilog 测试环境和 Verilog 测试用例。