概述和功能介绍

FEC RS（198,194）解码器核心符合标准的VESA DisplayPort 2.0版本。通过其兼容性，它为广泛的低成本设备提供了一个简单的接口。FEC RS (198,194) 解码器IIP在FPGA环境中得到了验证。FEC RS (198,194)解码器的主机接口可以是简单的接口，也可以是AHB、AHB-Lite、APB、AXI、AXI-Lite、Tilelink、OCP、VCI、Avalon、PLB、Wishbone或自定义总线。

功能描述

• 符合VESA显示端口2.0版本。

• 支持完整的FEC解码器功能。

• 支持Reed Solomon（198,194）FEC，8位符号。

• 支持车道1、车道2和车道4模式的双向交织。

• 支持基于车道模式的FEC解码器的启用。

• 支持RS解码器，纠正多达两个RS奇偶校验符号的错误。

交付件

• FEC RS (198,194) 解码器接口有源代码和网表产品。

• 源码产品是以纯文本的Verilog方式交付。如果需要，还可以提供VHDL、SystemC代码。

• 易于使用的Verilog测试环境与Verilog测试案例

• Lint, CDC, Synthesis, Simulation Scripts with waiver files

• IP-XACT RDL生成的地址图

• 固件代码和Linux驱动包

• 文档包含用户指南和发布说明。