经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M USB 7FF工艺的USB 3.2 Gen2 PHY IP

7FF工艺的USB 3.2 Gen2 PHY IP

概述和功能介绍

USB 3.2 Gen2X1收发器IP提供所有USB 3.2 Gen2X1主机功能和外围应用程序,高达10Gbps。这个IP符合UTMI+和PIPE4.0的规范。USB 3.2 Gen2X1 IP的电路包括高速混合信号电路,以实现Gen2和Gen1流量,并向后兼容480Mbps的高速数据速率,12Mbps的全速数据速率,1.5Mbps的低速数据速率。USB 3.2 Gen2X1 IP集成了主动交换机,通过Cype-C连接中指定的CC1/CC2针脚支持双向插件和特殊功能(如VBUS配置和USB连接电缆2定向检测),能够支持USB Type-C连接器.

 

功能描述
  • 全球最小的USB3.2Gen2X1PHYIP,12/16nm工艺(IP尺寸小于0.46mm²)
  • 完全符合通用串行总线(USB)3.2 Gen2X1和2.0电气规范
  • 支持来自25MHz晶体振荡器的时钟输入和来自核心的外部时钟源
  • 支持3-点击FIR均衡的TX和CTLE+1-点击DFE的RX
  • 集成一个主动开关,以支持与USBC型连接器的无方向连接
  • 提供一个辅助的CC模块IP,以支持USB类型-C相关的功能
  • 支持线键合和倒装芯片封装类型
  • 在TSMC 7FF工艺上通过硅验证

交付件

  • GDSII和层映射
  • 位置-路由视图(。LEF)
  • 自由库(.lib)
  • Verilog行为模型
  • Netlist和SDF定时
  • 布局指南,应用程序说明
  • LVS/DRC验证报告