The USB 4.0主机控制器IP是一个高度可配置的IP，并实现了USB 4.0主机功能，可以与第三方USB4.0 PHY的接口配对。这个USB 4.0设备IP核心是最前沿的产品，使PC、移动、消费者和通信市场的设计师能够为流行的USB标准带来显著的功率和性能增强，同时提供与目前市场上数十亿个支持USB的设备的向后兼容性。这个IP使用具有行业标准PHYs的FPGA原型进行了验证.
初始版本 :
单个下游USBv4端口
PCIe主机接口适配器
没有DP源器或PCIe控制器
后续版本 :
包括xHCI控制器
没有DP或PCIe控制器
下游的可配置数量的USB v4端口
可选的支持DP源适配器
可选的支持PCIe向下适配器
基于PCIe的主机接口适配器，支持原始模式和帧模式。
可配置的选项，以排除xHCI控制器和USB3向下适配器。
可选一个运行在云火上的参考固件，用于模拟非常简单的拓扑的连接管理器。
支持USB4 Gen 2x2（20 Gbps）和USB4 Gen 3x2（40 Gbps）链路。
可选支持雷电Gen 2（10.3125 Gbps）和Gen 3（20.625 Gbps）的速率。
可选的旁路模式，以支持本机USB v3.2
支持Alt模式和广告牌类通过USB2控制器。
优势
USB 4.0将数据速率提高到至少20Gbps（也支持40Gbps）
USB 4.0设备在协议上几乎是相同的，因此与旧版本3.2、3.0、2.0保持向后兼容性
支持PIPE和UTMI+ PHY接口
建筑特点可降低能耗
优化的主机控制器IP设计，以实现功率提升
应用领域
消费者应用程序
大容量存储设备
数据中心
通信应用程序
显示和对接应用程序
云计算
汽车应用
交付件
可配置的RTL代码
基于高密度DL的测试台和行为模型
测试用例
协议检查器、总线监视器和性能监视器
可配置的合成壳
设计指南
验证指南
合成指南
预磁带验证的FPGA平台
参考固件
