概述和功能介绍

这个Combo PHYIP是完整的USB 3.0和PCIe 2.0 PHY IP解决方案，专为TSMC 28nm过程中的移动和数据消费者应用而设计。这个IP同时支持USB3.0 (1个或2个端口）和PCIe 2.0 (1个通道），由物理编码子层和物理媒体附件组成，包括所有用于8/10编码/解码、驱动器、输入缓冲器、PLL和阻抗匹配电路。这个PHY IP提供了具有媒体访问层的标准管道接口，用于交换信息。这个PHY IP通过额外的PLL控制、参考时钟控制和嵌入式电源门控控制，实现了低功耗。此外，上述低功率模式设置是可配置的，这个PHY IP广泛适用于在不同的功耗考虑下的各种场景.

功能描述

• 标准PHY接口（PIPE）可为PCIe/USB3 MAC层提供多个IP源
• 支持2.5GT/s和5.0GT/s的串行数据传输速率
• 支持16位或32位并行接口
• 从串行流中获得的数据和时钟恢复
• 8b/10b编码器/解码器和错误指示
• 支持直接视差控制，用于在极点模式下的传输遵从性模式
• 支持在PCIe模式下在同一PCLK边缘的功率变化和速率变化
• 可调接收器检测检测更坏的情况电缆
• 在极点模式下的信标传输和接收
• USB 3.0模式下的低频周期信号（LFPS）传输和接收
• 支持SSCG功能，通过可调谐的向下扩展幅度来降低EMI效应
• 可选择的TX边缘，TX去重和信号摆动值
• 内部回撤测试能力
• 允许的模拟电路参数调整和内部试验控制
• 符合USB3/PCIe基本规范
• 在TSMC 28HPC+工艺上通过硅验证

交付件

• GDSII和层映射
• 位置-路由视图（。LEF)
• 自由库（.lib）
• 维里洛格行为模型
• Netlist和SDF定时
• 布局指南，应用程序说明
• LVS/DRC验证报告