经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M Ethernet 以太网50G MAC IP

以太网50G MAC IP

概述和功能介绍

以太网50G MAC IP符合IEEE标准的802.3.2018以太网规范。这个IP具有兼容性,为各类低成本设备提供了一个简单的接口。以太网50G MAC IP已在FPGA环境中通过硅验证。此外,这个IP还可以支持多种主机总线接口,能够方便地采用到任何设计体系的结构中—— AHB, AHB-Lite, APB, AXI, AXI-Lite, Tilelink, OCP, VCI, Avalon, PLB, Wishbone或自定义协议等。.

功能描述
  • 符合IEEE标准802.3-2018规范

  • 支持全双工操作模式

  • 支持标准的50Gbps以太网链路层数据

  • 支持50GMII接口

  • 支持可编程的包间间隙(IPG)和序言长度

  • 支持MDIO(第22条和第45条)接口

  • 支持启动控制字符对齐

  • 根据规范提供详细的统计数据

  • 支持大型机架

  • 支持回退功能

  • 支持传输和接收FIFO接口

  • 支持FCS(CRC)的传输和接收

  • 支持基于暂停的基于帧的流控制

  • 支持IEEE标准802.3az节能以太网(EEE)

  • 支持IEEE标准802.1Q和IEEE标准802.1ad VLAN

  • 可选的局域网唤醒支持

  • 支持系统接口中的AXI流接口

  • 在公司内部进行了UNH的合规性测试

  • 可选的支持TCP/IP卸载

  • 可选支持IEEE标准1588-2008 PTP

  • 在传输端和接收端都有对DMA的可选支持

  • 完全可合成

  • 静态同步设计

  • 正边时钟,没有内部三态

  • 扫描测试准备就绪

  • 简单的接口允许方便地连接到微处理器/微控制器设备

优势

  • 提供单个站点的授权许可,供给在单个站点中进行设计的公司选择

  • 提供多站点的授权许可,供给在多个站点中进行设计的公司选择。

  • 单次的设计授权,供给在单个FPGA位流和ASIC中设计的客户选择。

  • 无限次数的设计授权,供给需要在无限数量的FPGA位流和ASIC设计的客户需要

交付件

  • Ethernet接口可以以源代码和网表的形式提供给客户。

  • 源代码可以以Verilog语言格式的文本提供给客户,如果客户需要VHDL,SystemC语言格式的文本也可以提供

  • 容易使用的Verilog测试环境及Verilog语言编写的测试用例

  • Lint、CDC、综合、仿真脚本以及配套的Waiver文件

  • 根据IP-XACT RDL生成的地址映射

  • 固件代码和Linux驱动程序包

  • 交付文档包括用户指南和版本手册