经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M MIPI MIPI DSI Tx v1.2控制器IP

MIPI DSI Tx v1.2控制器IP

概述和功能介绍

MIPI联盟及其提供的一系列规范,包括CSI、DSI、DPHY、CPHY、MPHY、SoundWire、UniPro等。MIPI联盟旨在为移动终端的软件和硬件接口提供规范,促进这些标准在整个行业链中的采用,以实现互操作性。本文档详细介绍了MIPI SoundWire的设计实现。DSI规定了主机处理器与外设(如显示模块)之间的接口。它基于现有的MIPI联盟规范,采用了DPI-2、DBI-2和DCS标准中规定的像素格式和命令集。从概念上讲,符合DSI规范的接口执行与基于DBI-2和DPI-2标准或类似并行显示接口的接口相同的功能。它向外设发送像素或命令,并可以从外设读回状态或像素信息。主要区别在于,DSI将所有像素数据、命令和事件序列化,而在传统或旧式接口中,这些信息通常通过带有附加控制信号的并行数据总线传输到外设并从外设返回。下面是一个简单的DSI系统表示:

 MIPI-DSI-Tx-v1.2-Controller-IP-silicon-proven-ip-core-provider-in-taiwan

功能描述
  • 可编程的1、2或4个数据通道配置。

  • 符合mipi_DSI_specification_v1-2.pdf标准的要求

  • 正向和反向LP通信(1车道)。

  • 支持ECC和CRC的生成。

  • 反向LP模式通信中的1位ECC错误检测和修正。

  • 反向LP模式通信中的2位ECC检测和错误报告。

  • 反向通信中的CRC检查和错误报告。

  • 支持所有类型的短数据和长数据包

  • 支持LP模式的反向通信。

  • D-PHY错误报告。

  • DSI错误检查和报告。

  • 支持重置触发消息。

  • 可配置的虚拟通道。最多4个虚拟通道。

  • 像素接口:每像素16、18、24和36位

  • 在连续和非连续的时钟模式下操作。

  • 命令和视频模式(突发和非突发模式)支持

  • 在命令模式下,Data Lane支持:CIL-MFAA(HS-TX、LP-TX、LP-RX、LP-CD)

  • 在命令模式下,时钟通道支持:CIL-MCNN(HS-TX、LP-TX)

  • 在视频模式下,数据通道支持:CIL-MFAN(HS-TX、LP-TX)

  • 在视频模式下,时钟通道支持:CIL-MCNN(HS-TX、LP-TX)

  • 通过传输消隐包切换到LP模式或保持HS模式。

  • 可以启用或禁用EOTP。

  • 与早期版本的DSI设备向后兼容。

  • 可选择检查反向通信数据包中的CRC/ECC是否与外围设备兼容。

  • 支持同步脉冲的非突发模式,非突发模式,支持同步事件的非突发模式,突发模式。

  • 支持立体图像数据。

  • 支持压缩编码器投诉到VESA显示流压缩标准V1.1

交付件

  • 可配置的RTL代码

  • 基于hdl的测试台和行为模型

  • 测试用例

  • 协议检查器、总线监视器和性能监视器

  • 可配置的合成壳

  • 文件编制

  • 设计指南

  • 验证指南

  • 合成指南

  • 设计指南

  • 验证指南

  • 合成指南