经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M Memory ONFi 4.0 PHY IP

ONFi 4.0 PHY IP

概述和功能介绍

ONFI PHY块用于向NAND Flash接口传输信号和数据,或通过Flash控制器IP从NAND闪存接收数据。MDLL设置PHY的控制信号在适当的周期内访问闪光数据的延迟时间。请参考下图了解ONFI PHY的概述.

功能描述
  • 支持ONFi 4.0 IO电路规范
  • 支持高达50MHz的遗留系统
  • 支持NV-DDR2,工作频率高达533Mbps
  • 支持工作频率高达800Mbps的NV-DDR3
  • 用于控制偏移的每DQ(每比特)延迟线
  • 包括SDLL,用于通过DLY设置进行DQS/DQ相位调整
  • 芯片上的去耦电容(每通道>1nF)用于电源完整性以节省PKG电容
  • 操作温度:-40 至 125 °C
  • 可编程输出阻抗
  • TSMC 28纳米HPCP 1P7M5X1R(HVT/LVT/EHVT)工艺
  • 电线键合

交付件

  • 应用程序说明/用户手册
  • 行为模型和受保护的RTL代码
  • 受保护柱布局网表和标准延迟格式(SDF)
  • Synopsys库(LIB)
  • 框架视图(LEF)
  • 金属GDS(GDSII)
  • 测试模式和测试文件

优势

  • 在TSMC 28HPC+工艺上同轨轨沿着
  • 在多个芯片组中生产

应用领域

  • SSD
  • NAND闪存芯片