经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M HDMI 40LP工艺的HDMI 1.3 TX PHY IP

40LP工艺的HDMI 1.3 TX PHY IP

概述和功能介绍

HDMI Tx PHY (物理层) IP 是单端口的 IP,完全符合 HDMI 1.3a 规范。这个 HDMI TxPHY IP支持25MHz 到 225MHz 的 TMDS 时钟,提供了简单的系统 LSI 解决方案,适用于像 HDTV 这样的消费电子领域的产品。这个IP已经在多个制造工艺/节点上通过了硅验证,包括:(TSMC, UMC, SMIC, GF, Samsung, STMicro)。HDMI  RX链路 IP 支持 HDMI 1.3a 的标准,可以快速地实现到消费者产品的 SoC (高清电视,音频 RX等),与 HDMI  TxPHY IP 协作工作时,可以实现 HDMI  RX链路 IP 的最佳性能、效率和特性。这个 HDMI Tx IP 可以根据客户的具体需求进行定制a

功能描述
  • 兼容HDMI v1.3a的接收器

  • 兼容HDMI v1.3a,HDCP v1.2和DVIv1.0的接收器

  • 支持从480i到1080i/p高清分辨率的数字电视,以及支持符合VGA到UXGA标准的的PC电视

  • 可编程的双向彩色空间转换器

  • 符合EIA/CEA-861D

  • 深颜色支持每像素12位。

  • xvYCC增强色度法

  • Gamut元数据传输

  • 支持RGB,YCbCr数字视频输入格式包括ITU.656

  • 36位RGB/YCbCr 4:4:4

  • 16/20/24位YCbCr 4:2:2

  • YCbCr4:2:2(国际电联。601和656)

  • 支持标准SPDIF的立体声或压缩音频高达192 KHz

  • 支持PCM,杜比数字,DTS数字音频传输通过4位I2S到8通道

  • 兼容IEC60958或IEC61937

  • 1位音频格式(超级音频CD)

  • 高比特率压缩音频格式

  • 用于DDC连接的主I2C接口

  • 配置寄存器可通过并行接口进行编程

  • 宽范围的信道速度可达2.2Gbps

  • 可编程的PLL特性、信道延迟和发射机预强调率

  • 支持从480i到1080i/p高清分辨率的数字电视

  • 支持每像素的24位、30位和36位的颜色深度

  • 集成电缆终端

  • 电缆自适应均衡器

  • 可调的模拟特性

  • PLL波段宽度

  • VCO增益

  • BGR电压

  • 电缆终端电阻值

  • DLL数字滤波器特性

  • 集成音频PLL

  • 3.3V/2.5V/1.0V电源

  • 在TSMC 40LP工艺中通过硅验证

交付件

 

  • IP数据表和IP集成指南

  • GDSII或Phantom GDSII

  • 图层映射表

  • LVS的CDL网络列表

  • Verilog行为模型

  • 自由定时模型

  • DRC/LVS/ERC结果

  • 可配置的RTL代码

  • HDL方式 的测试台和行为级模型

  • 测试用例

  • 可配置的合成壳

  • 文件编制

  • 设计指南

  • 验证指南

  • 合成指南