经过生产验证的，复杂的半导体IP核

半导体电路设计IP及配套交付件

T2M › Ethernet › 以太网100G PCS IP

以太网100G PCS IP

概述和功能介绍

以太网100G PCS IP符合IEEE802.3.2018以太网标准规范。这个IP具有兼容性，为各类低成本设备提供了一个简单的接口。以太网100G PCS IP在FPGA环境中通过了硅验证。此外，这个IP还可以支持多种主机总线接口，能够方便地采用到任何设计体系的结构中—— AHB, AHB-Lite, APB, AXI, AXI-Lite, Tilelink, OCP, VCI, Avalon, PLB, Wishbone或自定义协议等.

Ethernet-100G-PCS-silicon-proven-ip-provider-in-taiwan

功能描述

  • 支持IEEE802.3.2018标准第82条款所规定的规范

  • 支持100G BASE R，BASE KR4/CR4

  • 支持64b/66b的编码和解码

  • 支持传输路径上的数据解扰和接收路径上的数据解扰

  • 支持100GbpsBASER20车道和KR4/CR44车道

  • 支持块同步

  • 支持各种数据宽度的齿轮箱

  • 支持对齐标记的插入和删除

  • 支持PCS车道倾斜和车道重新排序

  • 支持在传输路径上插入BIP-8，并检查每个通道的接收路径

  • 支持比特错误率监测

  • 支持接收机链接故障状态检测

  • 支持Loopback功能

  • 支持IEEE 802.3az高能效以太网

  • 支持可配置的管理接口（MDIO（第45条）/SOC总线）。

  • 支持以下宽度的PMA接口： 32 ， 40

  • 根据IEEE标准802.3.2018第91条支持RS FEC

  • 根据IEEE标准802.3.2018第74条，对基础-rFEC的可选支持

  • 可选的对测试模式生成和错误检查器的支持

  • 根据IEEE标准802.3.2018第73条提供底板以太网自动协商支持

  • 可编程PRBS31和PRBS9测试模式生成和检查器

  • 能够轻易地合成到复杂的系统中

  • 静态同步设计

  • 正边时钟，没有内部三态

  • 扫描测试准备就绪

  • 简单的接口允许方便地连接到微处理器/微控制器设备

交付件

  • 以太网接口能够在源代码和网路列表产品中使用。

  • 源代码可以以Verilog语言格式的文本提供给客户，如果客户需要VHDL，SystemC语言格式的文本也可以提供

  • 容易使用的Verilog测试环境及Verilog语言编写的测试用例

  • Lint、CDC、综合、仿真脚本以及配套的Waiver文件

  • 根据IP-XACT RDL 产生的寄存器地址列表

  • 固件代码和Linux驱动程序包

  • 交付文档包括用户指南和版本手册

索取数据表