AFDX 1G MAC IP 功能齐全，客户易于将其集成到产品设计中，这个IP符合各种以太网IEEE标准，ARINC 664规范，支持10/100/1000M的传输速率。这个IP具有兼容性，为各类低成本设备提供了一个简单的接口。AFDX 1G MAC IP在FPGA环境中通过了硅验证。此外，这个IP还可以支持多种主机总线接口，能够方便地采用到任何设计体系的结构中—— AHB, AHB-Lite, APB, AXI, AXI-Lite, Tilelink, OCP, VCI, Avalon, PLB, Wishbone或自定义协议等。.
符合ARINC 664规范
符合IEEE 802.3-2018规范并支持10/100/1000Mbps传输速率。
支持IEEE802.1Qbu和IEEE标准
802.3br 穿插快速流量
支持按照IEE 1588-2008(PTP)进行时间同步。
支持流量调度 - IEEE 802.1Qbv和IEEE 802.1Qav
支持按照IEEE 802.1CB的规定进行帧复制和消除
支持符合IEEE标准802.1Q规范的基于类的流量控制和基于类的FIFO来存储每个类，共8个类
支持全双工以太网链接
支持虚拟链接流量整形（BAG - 带宽分配差距）。
超低延迟和紧凑实施
支持MDIO（条款22和条款45）接口
支持可编程的包间间隙（IPG）和序言长度
支持GMII/RGMII/MII接口
支持FCS生成
独立的TX和RX最大传输单元（MTU）。
TSN功能可独立启用/禁用
支持切入式传输
FIFO模式下，可配置的发送和接收
根据规范提供详细的统计数据，包括VL（虚拟链接）信息计数
支持包数据的32位AXI4流
发送和接收端都可选择支持DMA
在内部进行UNH符合性测试
完全可合成的
静态同步设计
正缘时钟和无内部三态
扫描测试准备就绪
提供的接口能够轻松集成到微处理器上
交付件
AFDX接口可以以源代码和网表的形式提供给客户
源代码可以以Verilog语言格式的文本提供给客户，如果客户需要VHDL，SystemC语言格式的文本也可以提供
容易使用的Verilog测试环境及Verilog语言编写的测试用例
Lint、CDC、综合、仿真脚本以及配套的Waiver文件
根据IP-XACT RDL生成的地址映射
固件代码和Linux驱动程序包
交付文档包括用户指南和版本手册
