经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M Automotive SBWP SLAVE IP

SBWP SLAVE IP

概述和功能介绍

SBWP Slave 是一种功能齐全、易于使用的可合成设计,与 Safe-by-Wire Plus Specification 的标准协议兼容。通过其 SBWP 兼容性,这个IP能够为各种低成本设备提供了一个简单的接口。SBWP Slave IP 已在 FPGA 环境中得到验证。SBWP Master 的主机接口可以是简单接口,也可以是 AMBA APB、AMBA AHB、AMBA AHB-Lite、AMBA AXI、AMBA AXI-Lite、VCI、OCP、Avalon、PLB、Tilelink、Wishbone 或自定义协议。SBWP Slave IP可以以Verilog 和 VHDL 格式交付。

 

功能描述
  • 符合 2.0 版 Safe-by-Wire Plus 规格

  • 完整的 SBWP 从属功能

  • 支持用于可部署设备和传感器的乘员约束总线

    •  用于弹片和可选静态占用传感器的部署总线

    •  用于智能或简单撞击传感器、动态占用传感器的传感器总线,可选用于静态占用传感器

    •  组合传感器/部署总线

  • 支持集成配电的双向两线总线

    • 主从操作 o 为来自主站的部署信息提供防辱骂保护 o 为智能冲击传感器提供可选的中断可能性

    • 可选的多主操作

  • 通过自时钟从站支持可变总线速度

    • 20 kbps、40 kbps、80 kbps 或 160 kbps +/- 13

    • 数据吞吐量示例:160 kbps 时(=160 kHz):

  •  * 控制多达 12 个可部署设备的部署信息的传输时间 < 200 μs

交付件

  •    The SBWP Master 接口提供源代码和网表产品。

  • 源代码产品以纯文本 Verilog 格式提供,也可提供 VHDL、SystemC 代码。

  • 易于使用的 Verilog 测试环境与 Verilog 测试用例

  • Lint、CDC、合成、仿真脚本与Wavier文件

  • 根据IP-XACT RDL 生成的地址图

  •  固件代码和 Linux 驱动程序软件包

  • 文档包含用户指南和发布说明。