经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M Ethernet 14LPP 工艺的千兆以太网(10/ 100/ 1000 BASE-T)PHY IP

14LPP 工艺的千兆以太网(10/ 100/ 1000 BASE-T)PHY IP

概述和功能介绍

GPHY高度集成IP,适用于低功耗千兆位以太网应用。这个IP适用于10BASE-T、100BASE-TX和1000BASE-T。GMII(千兆媒体独立接口)用于连接GPHY和媒体访问控制层(MAC)。GPHY可通过GMII或RGMII与媒体访问控制层(MAC)相连用于100BASE-TX快速以太网和1000BASE-T Giga以太网的非屏蔽双绞线5类电缆(UTP5),以及10BASE-Te以太网的UTP5/UTP3电缆。GPHY能够提供了IEEE802.3u规定的100BASE-TX和IEEE802.3ab规定的1000BASET的全部物理层功能,包括物理编码子层(PCS)、物理介质附着层(PMA)和双绞线物理介质依赖子层(TP-PMD,仅限100BASE-TX)。

功能描述
  • 符合IEEE 802.3-2008、IEEE 802.3az标准

  • 支持IEEE 1588-2008定义的功能

  • BroadR-Reach™ 支持

  •  双端口 MAC 接口:

    • GMII (10/100/1000BASE-T)

    • MII (10/100BASE-T)。

  • 支持自动协商

  • 自动检测和纠正线对交换(Auto-MDIX)、线对偏斜和线对极性

  • 6 不同的工作模式:

                  O  1000BASE-T 全双工和半双工

                  O  100BASE-TX 全双工和半双工

                  O  10BASE-T 全双工和半双工

  •  管理接口

  •  基线漂移补偿

  •  片内传输波形整形

  •  片内混合电路

  • 10KB 巨型帧

  • 内部、外部和远程回环

  •  默认操作的硬件配置

  • 断电模式、中断支持

  •  IEEE 1500 支持 SoC 测试集成。

  • LED 指示:链路模式、状态、速度、活动和碰撞

  • 在 SAM 14nm LPP工艺中通过硅验证

交付件

  • 详细数据表

  • 用于仿真的Verilog 行为模型 (A)

  • 用于综合、STA 和等价检查的Liberty (db./.lib),

  • 用于 DFT的CTL / CTLDB,

  • 用于 ATPG的SPF(标准测试接口语言(STIL 程序文件),

  • 用于 APR的LEF 

  •     用于 LVS 连接的CDL