经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M Analog 1.6GHZ FRAC-N PLL IP CORE

1.6GHZ FRAC-N PLL IP CORE

概述和功能介绍

这个1.6GHz 即时 Fractional-N PLL 采用 110nm制程来锁定输入时钟源,并下产生输出时钟。

 

功能描述
  • 分数分割

  • 高稳定性

  • 高能效设计

  • 低抖动

  • 可编程环路滤波器

  • 锁定检测

  • 小尺寸设计,结构紧凑   

交付件

  • GDSII

  • LVS Spice 网表

  • Verilog 模型

  • LEF 用于时钟发生器

  • PLL

  •  用户指南,包括

    •   集成指南

    •   布局指南

    •   可测试性指南

    •   封装指南

    •   板级指南