经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M SerDes 16G Multiprotocol Serdes IP in 28HPCP

16G Multiprotocol Serdes IP in 28HPCP

概述和功能介绍

多协议SerDes PHY所包括(PCIe)是符合PCIe 4.0、3.0、2.0基本规范的,设计支持PIPE接口规范和JESD204B。因能够支持额外的PLL控制、参考时钟控制和嵌入式功率门控控制,所以做到了更低的功耗。此外,由于上述低功率模式设置是可以选择性配置,因此PHY在不同的功耗下都可以被广泛应用

 

功能描述
  • 数据速率从1Gbps到16Gbps的多通道收发器

  • 收发器版本,包括接收器和发射器

  • 仅变送器版本

  • 40bit/32bit/20bit/16bit可选并行数据总线

  • 独立的每车道断电控制

  • 可编程发射幅度

  • 可编程3抽头前馈均衡器(FFE)

  • 嵌入式接收机均衡(CTLE和DFE),以补偿插入损耗

  • 灵活的参考时钟频率范围

  • 集成LC谐振PLL和环形OSC PLL

  • 分数N PLL

  • 支持高达5000ppm的扩频时钟

  • 低电容ESD结构

  • 用于时钟接收器、TX和RX的集成片上差分100欧姆终端

  • 终端电阻自动校准功能(可选)

  • 交流耦合

  • 支持倒装芯片封装和引线键合封装

  • 可测试性

  • 高测试性

  • 内置模式生成器和检查器,包括PRBS

  • 内部串行环回

交付件

  • 应用说明/用户手册

  • 行为模型和受保护的RTL代码

  • 受保护的后布局网表和标准

  • 延迟格式(SDF)

  • Synopsys库(LIB)

  • 框架视图(LEF)

  • 金属GDS(GDSII)

  • 测试模式和测试文档

优势

  • 可靠性

  • 寿命:10年

  • 寿命平均温度:高达110℃(包括热点)

  • 可用性:100%

  • ESD(HBM):超过2000V

  • ESD(CDM):超过250V

  • 闭锁:满足JESD78 Class II(Tj=125c),>100mA

应用

  • 个人电脑

  • 电视

  • 数据存储

  • 多媒体设备

  • 录音机

  • 移动设备

  • GPU