这个 1GHz 超低功耗可编程分数 N 锁相环 (PLL)采用 28 nm工艺,提供频率合成功能。
专为高效能产品设计
分数分割
1.2GHz 高分辨率
低抖动
控制相位和频率特性
可编程环路滤波器
锁定检测
占用空间小
交付件
GDSII
LVS Spice 网表
Verilog 模型
LEF 用于时钟发生器
PLL
用户指南,包括
集成指南
布局指南
可测试性指南
封装指南
板级指南