概述和功能介绍
DDR4/3 PHY与JEDEC DDR3和JEDEC DDR4 SDRAM兼容，DDR3模式下DRAM速度为666Mbps~2133Mbps，DDR4模式下DRAM速度为1866Mbps~2400Mbps， DDR3/DDR4 SDRAM组件最高支持16个AXI端口，这个设计包括模拟硬宏（CLK/CMD/ADDR/DQ/DQS）和可综合的数字设计。它支持软件自动训练，包括读门、读/写数据眼计时和PHY Vref设置。DDR4/3 PHY IP具有高性能、低延迟、低面积、低功耗的特性，易于集成在客户的产品中，交付件以硬件 DDR PHY 的形式提供，主要以 GDSII 形式交付，包括集成的特定应用 DDR4/3 I/O。PHY IP基于RTL 的 PHY，拥有GDSII 的 PHY。DDR4/3 PHY连接到内存控制器的 DFI 4.0 接口，可以与控制器结合起来，形成一个完整的DDR接口解决方案
功能描述
-
支持 DDR4/DDR3 SDRAM
-
DDR4 JEDEC 标准 1.2V I/O （POD_12 I/O）
-
DDR3 JEDEC 标准 1.5V I/O（兼容SSTL_15）
-
16 位宽，单通道 DDR4/DDR3 SDRAM 接口。
-
每通道 16 位，可支持 2 x8 位 DDR3
-
内存时钟频率高达600MHz，DFI时钟频率高达600MHz。
-
支持 DDR3 800/1066/1333/1600/1866/2133Mbps;DDR4 1866/2133/2400Mbps
-
支持类似DFI的接口
-
4 位预取架构
-
DLL 锁定 1200MHz
-
支持软件 DDR 培训
-
支持 DDR IO 环回测试
-
提供每比特去偏斜功能
-
支持 DDR3 DLL 禁用模式 （CL6/CWL6）
-
支持 DDR3 CL=6 ~ CL17
-
支持 DDR3 CWL=6， CWL=11
-
支持 DDR3 突发长度 4/8
-
支持 DDR3 DQ 写掩码模式
-
支持 DDR3 读、写眼训练
-
支持 DDR4 CL=9~ CL30， DDR4 CWL=9~CWL21
-
支持 DDR4 DLL 禁用模式、读取 DBI 模式
-
支持 DDR4 DQ 写掩码模式
-
支持 DDR4 连接测试模式
-
支持 DDR4 偶数奇偶校验模式
-
支持 DDR4 读取门控训练
-
支持 DDR4 读眼训练、写眼训练
-
支持 DDR4 TX/RX Vref 训练
-
支持 DDR 保留模式
-
支持 DQ TX/RX 每位 纠偏
-
I/O 上的可编程片上端接
-
可编程数据输出驱动强度 I/O
-
DDR4/DDR3 阻抗校准
-
0.9V核心电源
-
1.2V DDR4 IO 电源
-
1.5V DDR3 IO 电源
-
支持软件 DDR 培训
-
DDR3 训练：支持 RX_GATED 训练、RX/TX路径的每比特去偏斜、DQ RX 眼部训练和 DQ TX 眼部训练
优势
-
低功耗
-
工艺尺寸面积小
-
低延迟
-
符合JEDEC规范，JEDEC是负责内存标准，已经定义并开发了DRAM类别，例如DDR：DDR，DDR2 / 3 / 4移动DDR：LPDDR2 / 3 / 4高带宽DRAM：HBM，HBM2 / 2E / 3）
-
生产中的匹配控制器
-
支持 16 位和 32 位
应用领域
-
固态硬盘控制器
-
数字电视
-
移动
-
多媒体
-
设置框
-
数据中心（网络和存储）
-
服务器
-
高性能计算
-
物联网
-
监控
交付件
-
用户手册
-
行为 模型和受保护的 RTL 代码
-
受保护的帖子布局网表和标准
-
延迟格式 （SDF）
-
帧视图 （LEF）
-
金属GDS （GDSII）
-
测试模式和测试文档
