V-by-One®HS技术旨在使用内部设备连接以达到高速传输视频信号的效果。在Vby-One®HS标准中列出创建发射器和接收器的要求。这个设计具有8通道和16通道物理层(PHY)用于发送(Tx)和接收(Rx),并且每个通道支持高达4Gbps的速率。这个PHY IP TX LVDS支持高达1.5Gbps的数据速率,配备了20通道(4 x 4D1C)LVDS驱动程序
LVDS兼容的Tx
数据被分成4组,每组包含4个数据
每个车道/组可以单独打开/关闭 数据/时钟可以分配给组内任何车道
每个差分信号通道的极性都可以翻转
支持从168Mbps到1.5Gbps的数据速率
支持减少摆动模式
X7倍增器PLL用于生成串行时钟
可配置的模拟特性
PLL环路滤波器
PLL VCO增益
差分电压 共模电压
预加重强度
在GF 22nm FDX工艺中通过硅验证
交付件
数据表
集成指南
GDSII或幻影
GDSII层映射表
用于LVS的CDL网络列表
LEF Verilog行为模型
自由时序模型DRC/LVS/ERC结果