高性能、12 位分辨率、5Msps 采样率超低功耗混合信号 SAR ADC IP 核节点采用 28nm 工艺。这些产品使微控制器、医疗应用和通用的前沿片上系统 (SoC) 成为可能。我们的数据转换器(ADC 和 DAC)IP 核包括 6 位至 14 位的分辨率。
提高ADC通道速度
超低功耗
提供准确的电荷转移,无需校准
放宽运算放大器增益、带宽和失调要求
简化高性能模拟设计
降低噪音和功耗
交付件
CDL 网表
Liberty 计时
Verilog描述
完整数据表
集成说明