概述和功能介绍

以太网1G MAC IP具有完备的功能，能够简单的集成到任何SoC或FPGA的开发中。以太网1G MAC IP可以在任意一种技术中实现。以太网1G MAC IP符合IEEE 802.3.2018规范中的以太网协议标准。此外，这个IP可以支持多种主机总线接口，能够方便地集成到所有设计体系结构中——AHB, AHB-Lite, APB, AXI, AXI-Lite, Tilelink, OCP, VCI, Avalon, PLB, Wishbone 或自定义协议等。以太网1G MAC IP采用Verilog语言的RTL电路设计，可以在ASIC或FPGA中实现。以太网1G MAC IP通过了FPGA验证。这个IP的交付件包括RTL代码、测试脚本和一个用于完整仿真的测试环境.

功能描述

• 符合IEEE802.3.2018标准规范
• 支持全双工和半双工模式
• 支持GMII和MII接口
• 支持MDIO（第22条和第45条）接口
• 支持可编程的分组间隙（IPG）和序言长度
• 按照规范提供详细的统计数据
• 支持IEEE802.3az节能以太网（EEE）标准规范
• 支持IEEE802.1Q和IEEE802.1ad VLAN标准规范
• 支持 "网络唤醒 "功能
• 支持Loopback功能
• 支持控制帧和Jumbo帧
• 支持发送和接收FIFO接口
• 支持FCS（CRC）传输和接收
• 支持全双工模式下基于暂停帧的流量控制
• 支持系统接口的AXI流接口
• 在内部进行UNH符合性测试
• 可选择支持TCP/IP
• 可选择支持IEEE1588-2008 PTP标准
• 可选择支持发送和接收端的DMA支持
• 可选择支持RMII、RGMII和TBI接口
• 能够轻易地合成到复杂的系统中
• 静态同步设计
• 正缘时钟和无内部三态
• 扫描测试准备就绪
• 简单的接口允许轻松连接到微处理器/微控制器设备

交付件

• 采用Verilog语言的RTL电路设计
• Lint、CDC、综合、仿真脚本以及配套的Waiver文件
• Lint，CDC，合成报告
• 根据IP-XACT RDL 产生的寄存器地址列表
• 固件代码和Linux驱动程序包
• 详细技术手册
• 容易使用的Verilog测试环境及Verilog语言编写的测试用例

优势

• 完全兼容的，通过硅验证的IP
• 附带Verilog测试平台，可选择购买完整的高级系统测试平台
• 直接由设计该代码的工程师提供支持
• 基于RMM（重新使用方法学手册指南）。
• 支持所有的合成工具