以太网200/400G TSN MAC IP功能齐全、易于使用、能够简单的合成到客户的产品中，支持各种以太网TSN IEEE标准。这个IP具有兼容性，为各类低成本设备提供了一个简单的接口。以太网200/400G TSN MAC IP已在FPGA环境中通过硅验证。此外，这个IP还可以支持多种主机总线接口，能够方便地采用到任何设计体系的结构中—— AHB, AHB-Lite, APB, AXI, AXI-Lite, Tilelink, OCP, VCI, Avalon, PLB, Wishbone或自定义协议等。.
符合IEEE标准的802.3-2018规范-第117条
支持抢占根据IEEE标准802.1Qbu和IEEE标准802.3br分散的快速流量
支持符合IEEE标准1588-2008（PTP）和IEEE标准802.1AS（GPTP）的定时同步
支持交通调度- IEEE标准802.1Qbv（增强调度交通）和IEEE标准802.1Qav（基于信用的塑造）
支持基于类的流控制和基于类的FIFO来存储每个类，总共8个类- IEEE标准802.1Q
支持全双工操作模式
超低的延迟和紧凑的实现
支持MDIO（第22条和第45条）接口
支持可编程的填充间隙（IPG）和序言长度
支持CDMII (64位）接口
支持FCS生成
支持VLAN和巨型帧作为一个选项
独立的TX和RX最大传输装置（MTU）
TSN特性可以独立地启用/禁用
直通式支撑
可配置的传输和接收fifo
综合统计数据收集
支持32位AXI4流的数据包数据
在公司内部进行了UNH的合规性测试
完全可合成
静态同步设计
正边时钟，没有内部三态
扫描测试准备就绪
简单的接口允许方便地连接到微处理器/微控制器设备
优势
提供单个站点的授权许可，供给在单个站点中进行设计的公司选择
提供多站点的授权许可，供给在多个站点中进行设计的公司选择。
单次的设计授权，供给在单个FPGA位流和ASIC中设计的客户选择。
无限次数的设计授权，供给需要在无限数量的FPGA位流和ASIC设计的客户需要
交付件
Ethernet接口可以以源代码和网表的形式提供给客户。
源代码可以以Verilog语言格式的文本提供给客户，如果客户需要VHDL，SystemC语言格式的文本也可以提供
容易使用的Verilog测试环境及Verilog语言编写的测试用例
Lint、CDC、综合、仿真脚本以及配套的Waiver文件
根据IP-XACT RDL生成的地址映射
固件代码和Linux驱动程序包
交付文档包括用户指南和版本手册
