以太网交换机IP功能齐全，易于使用，能够合成到客户产品上的设计，支持各种以太网IEEE标准。IP具有兼容性，为各类低成本设备提供了一个简单的接口。eCPRI控制器IP已在FPGA环境中通过验证。eCPRI控制器的主机接口可以是简单的接口，也可以是AMBA APB、AMBA AHB、AMBA AXI、VCI、OCP、Avalon、PLB、Tilelink、Wishbone或自定义协议等。在FPGA中通过了硅验证.
符合IEEE 802.3-2018标准规范
支持全双工和半双工模式的10M/100M/1G以太网接口
支持10G/25G/50G/40G和100G传输速率的以太网接口
支持MII/GMII/RGMII/QSGMII/USXGMII物理层设备（PHY）接口
支持每个端口的不同数据速率
支持动态MAC表与自动MAC地址的学习和老化
支持静态MAC表
支持大型帧管理
支持基于以太类型的切换
支持入口端口镜像
支持广播/多播风暴保护
支持每个端口的速率限制（广播、多播和单播流量）
支持符合IEEE标准1588-2008（PTP）要求的定时同步
支持多播帧过滤
支持交换机端口掩码
支持基于端口的VLAN
支持QoS -优先级（PCP-802.1p，DSCP TOS，以太型）
支持DSA（分布式交换机体系结构）标记
支持MDIO、AXI4-Lite或CoE（配置-过以太网）SOC接口
支持RSTP（需要使用的软件堆栈）
支持MRP（不需要软件堆栈）环形管理器（MRM）环形客户端（MRC）
支持DLR（不需要软件堆栈）基于信标的节点监视器节点
在内部进行了UNH的合规性测试
能够轻易地合成到客户的设计上
静态同步设计
正边时钟，没有内部三态
完备的扫描测试
简单的接口能够方便地连接到微处理器/微控制器设备。
交付件
可以以源代码和网表的形式提供给客户
源代码可以以Verilog语言格式的文本提供给客户，如果客户需要VHDL，SystemC语言格式的文本也可以提供
容易使用的Verilog测试环境及Verilog语言编写的测试用例
Lint、CDC、综合、仿真脚本以及配套的Waiver文件
根据IP-XACT RDL 产生的寄存器地址列表
固件代码和Linux驱动文件包
交付文档包括用户指南和版本手册
