经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M Ethernet 28HPC 工艺的GBE(10/100/1000 BASE-T)PHY IP

28HPC 工艺的GBE(10/100/1000 BASE-T)PHY IP

概述和功能介绍

GPHY是一个完全集成的单芯片,适用于千兆位以太网应用,实现了低功耗。这个IP能够在10BASE-T、100BASE-TX和1000BASE-T中工作。这个GPHY连接基于GMII的媒体访问控制层(MAC)(Giga Media Independent Interface)。这个GPHY使用RGMII或GMII来连接到媒体访问控制层(MAC),能够支持10BASE-Te以太网的UTP5/UTP3电缆,或100BASE-TX快速以太网和1000BASE-T千兆以太网的非屏蔽双线5类电缆(UTP5)。此外,这个IP拥有IEEE802.3u规范所定义的100BASE-TX的所有物理层功能和IEEE802.3ab规范所定义的1000BASE-T的所有物理层功能,包括物理编码子层(PCS)、物理介质附着层(PMA)和扭曲对物理介质依赖子层(TP-PMD,仅100BASE-TX

 

功能描述
  • 完全符合IEEE 802.3 / 802.3u/802.3ab10BASE-Te,100BASE-TX ,1000BASE-T标准规范
  • 可提供符合TP-PMD标准的接口: ANSI X3.263-1995,符合FDDIPMD标准: ISO/IEC 9314-3: 1990和ANSIX3.166-1990
  • 支持到MAC控制器的GMII / RGMII接口。符合IEEE802.3u要求的串行管理接口(MDIO)
  • 支持全双工或半双工操作,仅支持1000基全双工操作
  • 支持符合IEEE 802.3u/ab的自动协商下一页/并行检测功能,也支持手动配置。
  • 自动极性校正
  • 支持10BASE-Te/100BASE-TX的自动MDI/MDIX交叉功能
  • 嵌入式基线偏移校正(BLW)电路
  • 高性能数字时钟恢复算法
  • 用于ISI缓解的高性能数字均衡器
  • 高性能Echo /下一个取消器
  • 支持使用魔法数据包的局域网唤醒(WOL)
  • 支持高效的能源以太网(EEE),兼容的withIEEE802.3az-2010
  • 支持自动极性交换
  • LED驱动程序的链接,活动,双工,碰撞,和速度状态
  • 低功耗设计,支持803.2az标准-2010(EEE)
  • 电缆诊断测试(开/短/电缆长度)
  • 工作电压3.3/1.8/0.9V
  • 晶体偏移+/-300ppm
  • 在UMC 28nm HPC通过硅验证

交付件

  • 详细技术手册
  • 用于仿真的Verilog行为级模型
  • 用于综合、STA和等效检查的lib库文件
  • 用于DFT的CTL/CTLDB
  • 用于ATPG的SPF(标准测试接口语言(STIL)程序文件)
  • 用于APR的LEF
  • 用于LVS连接的CDL