经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M SerDes JESD204B TX-RX PHY IP 14SF+

JESD204B TX-RX PHY IP 14SF+

概述和功能介绍

JESD204B Tx-Rx PHY IP 接口符合 JESD204B 版本标准,此外还完全支持 JESD204B 定义的同步串行接口。由于其兼容性,它为许多便宜的设备提供了一个直接的接口。除了独特的 Tx 和 Rx 外,JESD204B PHY 还具有完整而全面的收发器功能。

 

功能描述
  • 数据速率从 1Gbps 到 16Gbps 的多通道收发器:收发器版本包括接收器和发射器

  • 仅提供变送器版本

  • 40bit/32bit/20bit/16bit可选并行数据总线 独立的每通道掉电控制

  • 可编程发射幅度

  • 可编程 3 抽头前馈均衡器 (FFE)

  • 嵌入式接收器均衡(CTLE 和 DFE)可补偿插入损耗

  • 内置自检功能,具有多个模式生成和检查器,用于生产测试

  • 灵活的参考时钟频率范围

  • 集成 LC-tank PLL 和 Ring OSC PLL

  • 用于参考时钟的集成片上差分 100 欧姆终端

  • 低电容ESD结构

  • TX 和 RX 中集成片上差分 100 欧姆终端:终端电阻自动校准功能(可选)

  • 支持倒装芯片封装和引线键合封装

  • 可测试性:高可测试性

  • 内置码型发生器和检查器,包括 PRBS 内部串行环回

  • 可靠性:使用寿命:10年

  • 使用寿命平均温度:高达 110 摄氏度(包括热点)

  • 可用性:100%

  • ESD (HBM):超过 2000V

  • ESD (CDM):超过 250V

  • 闩锁:满足JESD78 ClassII (Tj=125c),>100mA

  • 在中芯国际 14nm SF+ 中经过硅验证

交付

  • 应用说明/用户手册

  • 行为模型和受保护的 RTL 代码

  • 受保护的柱布局网表和标准

  • 延迟格式 (SDF)

  • 框架视图 (LEF)

  • 金属GDS(GDSII)

  • 测试模式和测试文档