经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M Analog/Codec 适用于 24 位 ADC IP 的 PGA

适用于 24 位 ADC IP 的 PGA

概述和功能介绍

用于工业过程控制的 24B 19Ksps ADC 的 PGA 高性能 PGA 与我们的 24b ADC IP 高度集成,因此可以组合形成用于精密应用的可编程增益模拟前端。高性能 PGA 可编程增益为 1、2、4、8、16、32、64 或 128。PGA 由两级组成。对于增益为 1 的情况,两个级都被旁路。对于 2 到 8 的增益,使用单级,而对于大于 8 的增益,使用两级。模拟输入范围为±VREF/增益

 

功能描述
  • 增益编程为 1、2、4、8、16、32、64 或 128

  • 适合与 Vervesemi 24b ADC 结合形成完整的 AFE,工作速度高达 19,200 SPS

  • 高分辨率:ENOB 20.7 @ 10SPS,增益 128

  • 电源:模拟 AVDD = 单极 5V 或双极 +/- 2.5V,数字 DVDD 1.65 至 3.6V

  • 工作温度范围-40C 至 125C

  • 工艺:中芯国际180nm

交付

  • 数据表

  • 硬宏 (GDSII)

  • 特性报告(如适用)

  • 抽象视图 (LEF)

  • 集成和客户支持