经过生产验证的，复杂的半导体IP核

半导体电路设计IP及配套交付件

T2M › Verification IPs › USB 3.2 VIP

USB 3.2 VIP

概述和功能介绍

USB 3.2 验证 IP 为验证 SOC 或 ASIC 中的 USB 3.0/3.1/3.2 组件提供了一种智能方法它实现了与早期 USB 标准 3.0、3.1 和 3.2 版本的向后兼容性USB 3.0/3.1/3.2 验证 IP 完全符合 USB 3.0/3.1/3.2 标准规范USB 3.0/3.1/3.2 VIP 可针对各种特定系统应用进行轻松定制和优化USB 3.0/3.1/3.2/SSIC 验证 IP 在 SystemVerilog、VMM、RVM、AVM、OVM、UVM、Verilog、SystemC、VERA、Specman E 和非标准验证环境中均可使用USB 3.0/3.1/3.2/SSIC 验证 IP 随附一个可选的智能可视协议调试器（Smart ViPDebug），这是一个基于图形用户界面的调试器，可加快调试速度

USB-3.2-Verification-silicon-proven-ip-supplier-in-china

 

功能描述

  • 符合 USB 3.0/3.1/3.2 规范

  • 支持超高速 USB 3.0、SuperSpeedPlus 3.1、USB 3.2 和 3.0 OTG

  • 全面的芯片级验证解决方案

  • 支持主机、设备、集线器和物理层的全面模型

  • 可配置配置、接口、替代接口和端点的数量

  • 支持协议属性的受限随机化

  • 支持所有类型的错误注入和检测

  • 支持 USB 3.0/3.1/3.2 所有层的错误注入

  • USB 3.0/3.1/3.2 通用支持

  • PHY 接口宽度可配置为 8、16 或 32 位

  • PHY 接口支持数据扰码，以减少 EMI 辐射

  • 用于协议、链路和物理层验证的全面合规性测试套件

  • 支持用于初始化和电源管理的低频周期性信令（LFPS）（U1、U2 和 U3）

  • 支持中断/批量/异步/控制传输

  • 端点 0 支持控制传输

  • 为输入绑定和输出绑定数据包提供独立的端点缓冲区

  • 支持 USB 3.0/3.1/3.2 低功耗状态

  • 支持批量数据流

  • 支持线路极性反转

  • 支持可扩展主机控制器接口

  • 支持 USB 3.0

  • 符合 USB 3.0 规范

  • 符合 USB 3.0 超高速芯片间补充 1.0

  • 带 SERIAL/PIPE/SSIC 接口的 USB 3.0 主机和设备

  • 支持双复用、四线差分信号和 8b/10b 并行接口

  • 以超高速（5 Gbit/s）、高速（480 Mbit/s）或全速（12 Mbit/s）模式运行

  • 支持 SS-OTG、SSPC-OTG 设备、SS-PO 设备和 SS-EH 设备

  • 支持 ADP、HNP、SRP 和 RSP

  • 带 SERIAL/PIPE/SSIC 接口的 USB 3.0 主机和设备

  • 支持使用 MIPI MPHY 的 USB 3.0 修订版规范芯片间补充（超速芯片间

 

可交付成果

  • 完整的回归套件，包含所有 USB 3.0/3.1/3.2 测试用例

  • 显示如何连接各种组件以及 BFM 和监控器使用方法的示例

  • 验证环境中使用的所有类、任务和函数的详细文档

  • 文档还包括用户指南和发布说明

索取数据表