经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M Verification IPs JESD207验证IP

JESD207验证IP

概述和功能介绍

无线电前端-基带数字并行接口已通过 JESD207 验证。 JESD207 验证 IP 提供以下功能,可用于验证遵守 JESD207 基本协议(如 JESD207 中所述)的 BBIC 或 RFIC。 SystemVerilog、VMM、RVM、AVM、OVM、UVM、Verilog、SystemC、VERA、Specman E 和非标准验证环境都原生支持 JESD207 验证 IP。智能可视化协议调试器 (Smart ViPDebug) 是一种基于 GUI 的调试器,可加快调试速度,是 JESD207 验证 IP 的可选附件。


JESD207-VIP-silicon-proven-ip-supplier-in-china

 

功能描述
  • 支持JESD207规范。

  • 作为 BBIC(基带 IC)和 RFIC(无线电前端 IC)监视器运行。

  • 支持半双工数据传输。

  • 支持DDR源同步数据传输时序。

  • 支持数据路径事务和控制平面事务。

  • 支持 BBIC 和 RFIC 数据路径接口中的多个并行采样流。

  • 支持数据路径事务 • 支持发送突发和接收突发 • 支持 10 位和 12 位采样宽度 • 支持 2 路交错和 4 路交错事务 • 支持 1T1R、1T2R、2T2R 系统

  • 支持控制平面事务 • 支持 4 线写入和 4 线读取 • 支持 3 线写入和 3 线读取 • 1 位命令加 7 位地址控制字段格式 • 串行时钟可以在事务之间停止,以将控制平面功耗降低到可忽略的水平 • 扩展数据交易

  • 支持各种错误 • 混合数据错误 • 无效地址错误

  • 总线上各种事件的状态计数器。

  • 支持约束随机化。

  • 内置功能覆盖率分析。

  • BBIC 和 RFIC 中针对各种事件的回调。

  • 用于测试 JESD207 规范的每个功能的测试套件。

交付

  • 包含所有 JESD207 测试用例的完整回归套件,用于认证 JESD207 从/主设备

  • 示例展示了如何连接各种组件以及主站、从站和监视器的使用。

  • 验证环境中使用的所有类、任务和函数的详细文档。

  • 文档还包含用户指南和发行说明