MIPI D-PHY模拟TX IP核心完全符合D-PHY规范的1.2版本。它同时支持MIPI相机串行接口（CSI-2）和显示器串行接口（DSI）协议。该TX PHY包括一个时钟通道和四个数据通道。D-PHY集成了负责生成和接收电平信号的模拟前端，以及控制I/O功能的数字后端。此外，它还具有一个带自动校准的内部终端电阻器。该MIPI DSI PHY（MIPI TX DPHY）包括PLL、时钟通道和用于MIPI DSI数据传输的四个数据通道。此外，D-PHY可以用作5V容限GPIO组。
DSI PCS :
寄存器组可通过标准 AMBA-APB 从接口访问，提供对 DSI PHY 寄存器的访问以进行配置和控制。
主机适配器：重新映射PPI信号与通道控制和phy_adapter块；
Lane_ctrl块（clklane_ctrl/datalane_ctrl/datalane1_ctrl/data lane2_ctrl/datalane3_ctrl）
确认PPI接口上的操作。它实现高速传输或低功率传输/接收，并安排链路内的活动。
PHY_adapter:用PHY接口重新映射lane_ctrl信号；
DSI PMA:
一种用于高速时钟和MIPI数据时钟生成的PLL
数据MUX和参考电阻器校准
MIPI PHY IO与GPIO兼容
硅在
交付件
带图层映射的GDS2
LEF格式布局和布线视图
设计约束和特征库
基于Verilog的功能表示
带有时序数据的电路连接描述
设计布局建议和使用说明
布局验证和设计规则检查分析
