MIPI D-PHY模拟TX IP完全符合 D-PHY v1.2规范,支持MIPI Camera串行接口(CSI-2)和显示串行接口(DSI协议)。这个TX PHY IP有1个时钟通道和4个数据通道,其中模拟前端用于生成和接收电水平信号和数字后端用于控制I/O功能。内部终端电阻具有自动校准功能-PHY是一个MIPI DSI PHY(MIPI TX DPHY)包括一个PLL,一个时钟通道和四个数据通道,用于MIPI DSI数据传输,同时D-PHY可以作为一个5V容差的GPIO库。
寄存器库可通过标准的AMBA-APB从属接口访问,提供对DSI PHY寄存器的配置和控制访问。
Host_adapter: 重新映射PPI信号与车道控制和phy_adapter块;
Lane_ctrl块(clklane_ctrl/datalane0_ctrl/datalane1_ctrl/datalane2_ctrl/datalane3_ctrl)
确认对PPI接口的操作。它启用高速传输或低功率传输/接收,并安排链路内的活动。
PHY_adapter: remappig lane_ctrl Signal with phy interface;
DSI PMA:
一个用于高速时钟和MIPI数据时钟生成的PLL
数据MUX和参考电阻器校准
MIPI PHY IO与GPIO兼容
在TSMC 22ULP工艺节点通过硅验证
交付件
GDSII和层映射
位置-路由视图(.LEF)
自由库(.lib)
Verilog 行为模型
Netlist和SDF定时
布局指南,应用程序说明
LVS/DRC验证报告