PCIe Verification IP 提供了一种验证 PCIe 双向总线的智能方法。PCIe Verification IP 完全符合 1.0/2.0/2.1/3.0/4.0/5.0/6.0 版 PCIe 规范，并提供以下功能。PCI Express Verification IP 本机支持 System Verilog、VMM、RVM、AVM、OVM、UVM、Verilog、SystemC、VERA、Specman E 和非标准验证 env PCI Express Verification IP 附带可选的 Smart Visual Protocol Debugger，它是基于图形用户界面的调试器，可加快调试速度。
完整的 MIPI DSI-2 Tx 和 Rx 功能。
支持 PCI Express 规格 1.0/2.0/2.1/3.0/4.0/5.0/6.0
支持 mPCIe
支持 PIPE、PCS/PMA、信息总线和 SERDES 接口
支持 MPHY RMMI 和串行接口 - MPHY 层的所有错误注入 - MPHY 层的所有协议检查 - MPCIe 支持的所有 PWM 和 HS 档位 - MPCIe 支持的所有通道配置 - 自动时钟恢复 - 支持非对称通道配置 - 支持动态带宽扩展性
支持 UVM 和 Verilog API 以及 C DPI 输出
支持 1.0/2.0/2.1/3.0/4.0/5.0/6.0 代，包括 SSC
链路宽度可配置为 x1、x2、x4、x8、x12、x16、x32
支持向上配置、极性反转和线路间偏移
支持 ASPM 和软件控制电源管理
支持完整的 LTSSM 状态机
支持完整的 DL 状态机
检查器可验证各层的协议定时检查和功能准确性
支持 8 个可配置深度的 VC 队列
可配置 TC 到 VC 队列映射
支持多个请求者/完成者应用，包括用户提供的应用
用于直接 TLP 队列和接收的用户界面
检查所有 TLP，确保正确形成标题、有效载荷、前缀和 ECRC
支持具有时钟恢复功能的 SERDES 模型
可配置扩频时钟（SSC）
支持第 1 代、第 2 代、8b/10b、第 3 代、第 4 代和第 5 代 128b/130b 编码
支持第 6 代 1b/1b 编码
可配置计时器和超时
支持完整 PCI Express 功能的功能覆盖范围
在接收器上支持通道边缘化
支持 VF 10 位标签请求器
支持链接管理 DLLP
支持 IDE 功能
支持 DOE、SR-IOV
可交付内容
完整的回归套件，包含所有 PCIe 测试用例，用于认证 PCI Express 根节点和端节点。
显示如何连接各种组件以及 BFM 和监控器使用方法的示例。
验证 env 中使用的所有类、任务和函数的详细文档。文档还包括用户指南和发布说明
