这个USB 3.1 SSIC控制器是高度可配置的IP.这个IP实现了USB 3.1 SSIC功能，可以匹配第三方M-PHY的接口。SSIC控制器IP的体系结构可以与内部开发的SS主机/设备控制器核心或标准的第三方SS主机/设备控制器核心无缝集成。SSIC控制器IP的输入经过仔细划分，以支持标准的电源管理方案，其中包括广泛的时钟门控和多个电源孔，以实现移动和手持应用所需的积极节能。当与内部设备/xHCI主机控制器集成时，该控制器有一个非常简单的应用接口，可以很容易地适应标准的片上总线接口，如AXI、AHB、OCP以及其他标准的片外互连，使其易于集成到广泛的应用中。这个控制器IP采用简单可配置的模块化结构，独立于应用逻辑、PHY设计、实施工具，特别的是独立于目标技术。客户能够将这个解决方案能够轻松地在FPGA、门阵列和标准单元技术之间进行迁移.
符合SSIC v1.01规范标准
符合M-PHY规范v2.0标准
符合USB 3.0 PIPE规范
支持I型M-PHY端口
支持1/2/4 M-PHY Lanes
支持PWM-G1、HS-G1/G2/G3 Rate A/B系列产品。
实现了连接RMMI和USB 3.0管道之间的PHY适配器。
异步时钟USB 3.0控制器和RMMI桥接层。
可配置USB 3.0管道接口：8、16、32位。
可配置的RMMI接口宽度：8、16、32位。
支持积极的低功率管理。
可与第三方USB 3.0主机/设备控制器核心无缝集成。
可以与内部USB 3.0主机/设备控制器集成，以公开灵活的用户应用程序逻辑
可通过任何SoC / OCB接口/芯片外互连进行调整，如AHB、AXI、PCIe
可配置的数据宽度： 32、64、128位。
用于内部寄存器访问的简单寄存器接口。
支持有关核心特性的各种硬件和软件的可配置性。
优势
高度模块化和可配置的设计
分层体系结构
全同步设计
同时支持同步和异步重置
明显不受干扰的时钟域
广泛的时钟门控支持
多电源井支持
针对关键功能的软件控制
执行多个循环返回以进行调试
交付件
可配置的RTL代码
基于高密度DL的测试台和
行为模型
测试用例
协议检查器，总线
观察者和性能监视器
可配置的合成壳
应用领域
扫描仪
数码相机
可移动媒体驱动器
大容量存储设备
显示和对接应用程序
云计算
汽车应用
消费者应用程序
