经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M Verification IPs JESD204 VIP

JESD204 VIP

概述和功能介绍

为与 ADC 和 DAC 配合使用而创建的串行通信协议称为 JESD204(数据转换器串行接口)要确认发送器或接收器设备是否符合 JESD204 中规定的 JESD204 基本协议,可使用 JESD204A/B/C VIP它与所有支持 SystemVerilog 和 Verilog HDL 环境的 Verilog 仿真器兼容SystemVerilog、VMM、RVM、AVM、OVM、UVM、Verilog、SystemC、VERA、Specman E 和非标准验证环境均原生支持 JESD204 验证 IP智能可视协议调试器(Smart ViPDebug)是一种基于图形用户界面的调试器,可加快调试速度,是 JESD204 Verification IP 的可选附加功能

JESD204-VIP-silicon-proven-ip-supplier-in-china

 

功能描述
  • 遵循 JESD204 规范 JESD204A、JESD204B 和 JESD204C

  • 支持发送器和接收器模式

  • 支持多达 32 个通道

  • 每个转换器支持 32 位数据宽度

  • 每个发送器和接收器 BFM 最多支持 256 个转换器

  • 可启用或禁用扰码器

  • 支持 8b/10b 链路层功能

  • 支持基于 IEE802.3 第 49 条和 JESD204C 的 64b/66b 链路层功能

  • 支持基于 IEEE802.3 第 49 条和 JESD204C 的带填充位编码的 64b/80b 链路层功能

  • 支持前向纠错(FEC)和命令通道

  • 支持 JESD204C 中的以下循环冗余校验(CRC)编码

  • CRC3

  • CRC12

  • 支持单块、多块和扩展多块

  • 提供多种错误类型的错误注入和错误检测其中包括

  • 代码组插入无效

  • 差分错误

  • CRC 错误

  • 同步错误插入

  • 线路偏移插入

  • FEC 错误

  • 扰码器错误插入

  • 支持约束随机化

  • 功能覆盖范围涵盖 JESD204 规范的所有功能

  • 测试套件可测试 JESD204 规范的所有功能

  • 针对各种事件的回调监控器、发送器和接收器

  • 总线上各种事件的状态计数器

可交付成果

  • 包含所有 JESD204 测试用例的完整回归套件

  • 显示如何连接各种组件以及发送器、接收器和监控器使用方法的示例

  • 验证 env 中使用的所有类、任务和函数的详细文档

  • 文档包含用户指南和发布说明