Interlaken接口提供对Interlaken同步串行接口的完全支持，与Interlaken 1.2版规范兼容。通过Interlaken兼容性，它为各种低成本设备提供了一个简单的接口。Interlaken IP已在FPGA环境中通过了硅验证。Interlaken的主机接口可以是简单的接口，也可以是AMBA APB、AMBA AHB、AMBA AXI、VCI、OCP、Avalon、PLB、Tilelink、Wishbone或自定义协议.
符合Interlaken协议规范1.2版
Interlaken look as side协议1.1
Interlaken重传扩展规范1.2
Interlaken Reed-Solomon Forward Error Correction Extension 1.1
Interlaken互操作性建议1.11
Interlaken双历扩展1.0
支持高达1000Gbps
支持单通道和多通道（最多 4 个通道）
支持256个通信信道，或通过信道扩展达到64K
支持可配置的通道数，从1到64通道
支持可配置的最大突发、短突发和元帧长度。
支持入站/出站流量控制
支持突发交错和分组模式
支持每车道80、64、40、32、20、16、10和8位的Serdes接口
支持64/67编码和直流平衡解码
支持自动字和车道对齐
支持自我同步的数据加扰器
支持状态信息传递
支持ILA开销的插入和提取
支持CRC32生成和检查车道数据的完整性
支持使用可编程异步FIFO进行发送和接收时钟及数据速率解耦
支持单向和双向操作
支持车道保护
支持测试模式生成和检查器
一个简单的控制字结构来划分数据包，功能与SPI4.2相似
可选择支持调度增强，通过使用决策算法避免未使用的带宽
完全可合成的
静态同步设计
正缘时钟和无内部三态
扫描测试准备就绪
简单的接口允许轻松连接到微处理器/微控制器设备。
交付件
该设计可以以源代码和网表的形式提供给客户
源代码可以以Verilog语言格式的文本提供给客户，如果客户需要VHDL，SystemC语言格式的文本也可以提供
容易使用的Verilog测试环境及Verilog语言编写的测试用例
Lint、CDC、综合、仿真脚本以及配套的Waiver文件
根据IP-XACT RDL 产生的寄存器地址列表
固件代码和Linux驱动程序包
交付文档包括用户指南和版本手册
