MIPI D-PHY模拟TX IP完全符合D-PHYv1.2规范。这个IP支持的协议包括显示串行接口（DSI）和MIPI摄像头串行接口（CSI-2）。这个TX PHY设计由一个时钟通道和四个数据通道组成，其中D-PHY包括了一个用于创建和接收电平信号的模拟前端和一个用于管理I/O操作的数字后端组成，支持内部终止的电阻的自动校准。
符合MIPI联盟标准的D-PHYv1.2规范
支持符合MIPI规范定义的标准PPI接口
支持在高速模式下的同步传输，比特率为80-2500 Mb/s
支持低功率模式下比特率的异步传输
支持超低功率模式、高速模式和逃逸模式
支持一个时钟通道和多达四个数据通道
数据通道支持在高速模式下的数据传输
支持对序列错误和争论的错误检测机制
支持争用检测
每个时钟和数据通道的可配置的倾斜选项
TX、RX和PLL的可测试性
在GF 55 LPe工艺中通过硅验证
交付件
GDSII和层映射
位置-路由视图（.LEF)
自由库（.lib）
Verilog 行为模型
Netlist和SDF定时
布局指南，应用程序说明
LVS/DRC验证报告
