经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M DisplayPort 28SLP工艺的的LVDS/FPD链接IP

28SLP工艺的的LVDS/FPD链接IP

概述和功能介绍

这个用于LVDS发射器的物理层IP,由20车道(4 x 4D1C)LVDS接收器组成,并支持高达1.5Gbps的数据速率。这个IP在LVDS模式下,串行数据和并行数据都被组织成4个通道,每个通道7位宽。这个IP的电路以模块化的方式设计,并对处理变化进行了脱敏处理,促进了过程迁移,使这个设计非常稳定。

 

功能描述
  • LVDS兼容Tx
  • 4-4组数据
  • 每个车道/组都可以单独打开/关闭。数据/时钟可以分配给组内的任何车道
  • 差分极性可以在每条车道上翻转
  • 支持从168Mbps到1.5Gbps的数据速率
  • 支持减少摆动模式
  • X7乘器PLL用于串行时钟生成
  • 可配置的模拟特性
  • PLL循环滤波器
  • PLL VCO增益
  • 差动电压共模电压
  • 预强调强度
  • 在GF 28nm SLP工艺上通过硅验证

交付件

  • 数据表
  • 集成指南
  • GDSII或Phantom
  • GDSII层映射表
  • LVS的CDL网络列表
  • LEF维里洛格行为模型
  • 自由定时模型DRC/LVS/ERC结果