概述和功能介绍

这个PHY comboIP符合PCIe 3.1基本规范的外设组件互连快车（PCIe）、PIPE v4.4接口规范、符合USB 3.2的通用串行总线（USB）、USB 2.0（USB高速和全速）和符合SATA 3.2规范的串行ATA（SATA）规范。通过支持额外的PLL控制、参考时钟控制和嵌入式电源门控控制，实现了更低的功耗运行。此外，低功率模式设置可根据客户产品的需求进行调整，能够广泛适用于各种应用领域

功能描述

• 符合PCIe 3.1基本规范

• 符合通用串行总线3.2规范

• 符合通用串行总线2.0规范

• 符合UTMI 1.05技术规范的要求

• 符合SATA 3.2规范的要求

• 符合PIPE 4.4

• 支持的数据传输速率：2.5 GT/s、5.0 GT/s和8.0 GT/s（PCIe）

• 支持的数据传输速率：5.0 GT/s和10.0 GT/s（USB）

• 支持的数据传输速率：1.5 GT/s、3.0 GT/s和6.0 GT/s（SATA）

• 高速数据传输速率：480 Mbps（USB）

• 全速数据传输速率：12 Mbps（USB）

• 受支持的物理车道宽度：x2

• 所支持的并行接口：32位

• 支持的输入参考时钟：100 MHz（PCIe）

• 支持为SRIS的输入晶体时钟： 25 MHz

• 支持在SATA模式下的无水晶模式

• 支持在功率状态下进行可配置设置的低功率操作：

• PLL控制、参考时钟控制和嵌入式电源门控控制

• UMC 28nm HPCP 1P9M4X2Y2R_AL=28kA（uHVT/HVT/RVT/LVT）工艺

• 工作电压： 0.9V、0.95V、1.8V、3.3V

• 通过低成本的内置-提供强大的可测试性

• 模拟/数字接口上的自检（BIST）和近/远端环回测试

• 在UMC 28HPC工艺中通过硅验证

交付件

• 应用程序说明/用户手册

• 行为模型和受保护的RTL代码

• 受保护的帖子布局网表和标准

• 延迟格式（SDF）

• Synopsys库（LIB）

• 框架视图（LEF）

• 金属GDS（GDSII）

• 测试模式和测试文档