经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M SerDes 28HPCP中的JESD204B TX-RX PHY IP

28HPCP中的JESD204B TX-RX PHY IP

概述和功能介绍

符合JESD204B.01版本规范的JESD204B Tx-Rx PHY IP Core完全支持JESD204B同步串行接口。由于其互操作性,它为各种廉价设备提供了一个简单的接口。JESD204B PHY除了提供全功能收发器功能外,还提供单独的Tx和Rx可用性。

 

 

功能描述
  • 数据速率从1Gbps到16Gbps的多通道收发器:收发器版本,包括接收器和发射器

  • 仅提供变送器版本

  • 40位/32位/20位/16位可选并行数据总线独立的每条通道断电控制

  • 可编程传输幅度

  • 可编程3抽头前馈均衡器(FFE)

  • 嵌入式接收机均衡(CTLE和DFE),以补偿插入损耗

  • 具有多模式生成和生产测试检查器的内置自检

  • 灵活的参考时钟频率范围

  • 集成LC谐振回路PLL和环形OSC PLL

  • 用于参考时钟的集成片上差分100欧姆终端

  • 低电容ESD结构

  • TX和RX中集成的片上差分100欧姆终端:终端电阻自动校准功能(可选)

  • 同时支持倒装芯片封装和引线键合封装

  • 可测试性:高可测试性

  • 内置模式生成器和检查器,包括PRBS内部串行环回

  • 可靠性:使用寿命:10年

  • 使用寿命平均温度:最高110摄氏度(包括热点)

  • 可用性:100%

  • ESD(HBM):超过2000V

  • ESD(CDM):超过250V

  • 闩锁:满足JESD78 ClassII(Tj=125c),>100mA

  • 硅在台积电28nm HPC中得到验证+

可交付成果

  • 应用说明/用户手册

  • 行为模型和受保护的RTL代码

  • 保护站布局网表和标准

  • 延迟格式(SDF)

  • 框架视图(LEF)

  • 金属GDS(GDSII)

  • 测试模式和测试文档

 

优势

  • 低功耗

  • 与市场标准相比,物理面积较低

  • 工作温度:~110度

  • 分层和结构化体系结构e